LDPC码在SRAM加固中的应用研究

摘要	第1-5页
Abstract	第5-8页
第1章 绪论	第8-15页
·课题背景	第8-9页
·课题研究的目的和意义	第9-13页
·软错误发生机理	第9-11页
·SRAM加固的现状	第11-13页
·纠错编码的发展	第13-14页
·本文主要研究内容及结构	第14-15页
第2章 LDPC码概述	第15-22页
·纠错编码基本概念	第15-17页
·线性分组码	第15-16页
·循环码	第16-17页
·LDPC码简介	第17-19页
·LDPC码定义	第17-18页
·LDPC泰纳图表示	第18-19页
·LDPC码常用构造方案	第19-21页
·Gallager LDPC码[36]	第19-20页
·Mackay LDPC码[37,38]	第20-21页
·本章小结	第21-22页
第3章 LDPC码加固SRAM	第22-46页
·编码器设计	第23-29页
·码生成多项式	第23-27页
·编码方案	第27-29页
·译码器设计	第29-39页
·大数逻辑译码	第30-33页
·译码方案	第33-39页
·探测器设计	第39-42页
·压缩型EG_LDPC码	第42-45页
·本章小结	第45-46页
第4章 可靠性和性能分析	第46-56页
·编译码器功能仿真	第46-47页
·故障注入仿真验证	第47-50页
·纠错性价比与检错性价比	第50-52页
·平均失效时间与平均可检测时间	第52-55页
·本章小结	第55-56页
结论	第56-57页
参考文献	第57-62页
致谢	第62页