基于显式通信指令集的分片式处理器模拟器开发
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第1章 绪论 | 第8-16页 |
| ·课题背景 | 第8-11页 |
| ·分片式处理器 | 第11-12页 |
| ·显式通信指令集 | 第12-13页 |
| ·研究现状 | 第13-15页 |
| ·RAW | 第13页 |
| ·TRIPS | 第13-14页 |
| ·TFlex | 第14页 |
| ·Wavescalar | 第14-15页 |
| ·论文主要研究工作 | 第15页 |
| ·论文结构 | 第15-16页 |
| 第2章 显式通信指令集 | 第16-23页 |
| ·显式通信指令集 | 第16-18页 |
| ·指令集特点 | 第16-17页 |
| ·指令集优点 | 第17-18页 |
| ·TRIPS 处理器 | 第18-22页 |
| ·处理器结构 | 第19-21页 |
| ·指令块执行过程 | 第21-22页 |
| ·本章小结 | 第22-23页 |
| 第3章 显式通信指令集处理器模拟器 | 第23-34页 |
| ·4阶段处理器模型 | 第23-27页 |
| ·取指阶段 | 第24-25页 |
| ·映射阶段 | 第25页 |
| ·执行阶段 | 第25-26页 |
| ·递交阶段 | 第26-27页 |
| ·主要模块实现 | 第27-30页 |
| ·指令队列 | 第27-29页 |
| ·Load/Store 队列 | 第29页 |
| ·重定序缓存 | 第29-30页 |
| ·模拟器结果分析 | 第30-33页 |
| ·功能验证 | 第30页 |
| ·模拟器速度 | 第30-31页 |
| ·显式通信指令集性能 | 第31-33页 |
| ·本章小结 | 第33-34页 |
| 第4章 块预测器 | 第34-46页 |
| ·显式通信指令集控制流推测特点 | 第34页 |
| ·TRIPS 块预测器 | 第34-38页 |
| ·出口预测器 | 第35-36页 |
| ·目标地址预测器 | 第36-38页 |
| ·感知器出口预测器 | 第38-41页 |
| ·感知器简介 | 第39-40页 |
| ·基于感知器的出口预测器 | 第40-41页 |
| ·块预测器仿真结果分析 | 第41-45页 |
| ·功能验证 | 第41-43页 |
| ·TRIPS 原型芯片块预测器性能分析 | 第43-44页 |
| ·感知器性能分析 | 第44-45页 |
| ·本章小结 | 第45-46页 |
| 结论 | 第46-47页 |
| 参考文献 | 第47-51页 |
| 攻读学位期间发表的学术论文 | 第51-53页 |
| 致谢 | 第53页 |
