面向FPGA基于时序最短路径布线软件研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 符号对照表 | 第9-10页 |
| 缩略语对照表 | 第10-13页 |
| 第一章 绪论 | 第13-17页 |
| 1.1 课题背景及意义 | 第13页 |
| 1.2 FPGA配套软件研究现状 | 第13-15页 |
| 1.3 实现基于时序布线算法软件载体 | 第15-16页 |
| 1.4 研究内容和论文架构 | 第16-17页 |
| 第二章 基于FPGA的布线算法设计 | 第17-21页 |
| 2.1 传统的布线算法 | 第17-18页 |
| 2.2 基于时延的布线算法实现理论 | 第18-19页 |
| 2.3 小结 | 第19-21页 |
| 第三章 FPGA布线资源图的建立 | 第21-35页 |
| 3.1 芯片整体架构 | 第21页 |
| 3.2 可编程逻辑单元CLB结构 | 第21-23页 |
| 3.3 可编程互连资源 | 第23-25页 |
| 3.4 块存储器结构及其专用互连资源 | 第25-26页 |
| 3.5 时钟网络结构 | 第26页 |
| 3.6 芯片结构库的建立 | 第26-27页 |
| 3.7 布线资源图的建立 | 第27-31页 |
| 3.8 GRM的构建 | 第31页 |
| 3.9 CLB的构建 | 第31-32页 |
| 3.10 RAM的构建 | 第32-33页 |
| 3.11 建立资源互连关系 | 第33-34页 |
| 3.12 小结 | 第34-35页 |
| 第四章 FPGA布线软件实现 | 第35-45页 |
| 4.1 XX型FPGA时序模型 | 第35-36页 |
| 4.2 基于时延的布线算法 | 第36-38页 |
| 4.3 软件程序结构与函数调用关系 | 第38-39页 |
| 4.4 数据结构 | 第39页 |
| 4.5 输出文件 | 第39-43页 |
| 4.6 小结 | 第43-45页 |
| 第五章 布线软件测试 | 第45-55页 |
| 5.1 CLB单元测试情况 | 第45-48页 |
| 5.1.1 LUT和触发器测试 | 第45-46页 |
| 5.1.2 锁存器测试 | 第46-48页 |
| 5.2 IOB单元测试 | 第48-51页 |
| 5.2.1 输入端口测试配置 | 第49页 |
| 5.2.2 输出端口测试配置 | 第49-51页 |
| 5.3 内部互连模块单元测试 | 第51页 |
| 5.4 进位链模块测试 | 第51-53页 |
| 5.5 综合大线网对比测试情况 | 第53-54页 |
| 5.6 小结 | 第54-55页 |
| 第六章 结论 | 第55-57页 |
| 6.1 结论 | 第55页 |
| 6.2 展望 | 第55-57页 |
| 附录1 FPGA芯片结构库 | 第57-61页 |
| 附件2 布线软件数据结构说明 | 第61-67页 |
| 参考文献 | 第67-71页 |
| 致谢 | 第71-73页 |
| 作者简介 | 第73-74页 |
