| 摘要 | 第4-6页 |
| Abstract | 第6-8页 |
| 第一章 绪论 | 第16-36页 |
| 1.1 研究背景介绍 | 第16-25页 |
| 1.1.1 数据转换器的应用 | 第16-17页 |
| 1.1.2 系统设计的需求 | 第17-23页 |
| 1.1.3 工艺尺寸的缩小 | 第23-25页 |
| 1.2 高速高精度转换器的研究进展 | 第25-30页 |
| 1.3 高速高精度数据转换器设计面临的挑战 | 第30-32页 |
| 1.3.1 无采样保持放大器流水线ADC中比较器的设计挑战 | 第31页 |
| 1.3.2 模数转换器大扰动信号注入挑战 | 第31-32页 |
| 1.3.3 数模转换器中跨时钟域时序设计挑战 | 第32页 |
| 1.4 本论文的结构安排 | 第32-34页 |
| 1.5 本章小结 | 第34-36页 |
| 第二章 高速高精度数据转换器基础 | 第36-48页 |
| 2.1 性能指标 | 第36-38页 |
| 2.2 性能测试 | 第38-40页 |
| 2.3 架构介绍 | 第40-47页 |
| 2.3.1 流水线模数转换器 | 第40-45页 |
| 2.3.2 电流舵数模转换器 | 第45-47页 |
| 2.4 本章小结 | 第47-48页 |
| 第三章 比较器设计 | 第48-80页 |
| 3.1 比较器的亚稳态 | 第48-49页 |
| 3.2 静态失调的校准 | 第49-63页 |
| 3.2.1 静态失调校准技术回顾 | 第50-52页 |
| 3.2.2 失调校准方法 | 第52-58页 |
| 3.2.3 16位ADC电路设计 | 第58-62页 |
| 3.2.4 测试结果 | 第62-63页 |
| 3.3 动态失调的校准 | 第63-78页 |
| 3.3.1 研究背景介绍 | 第64-67页 |
| 3.3.2 无采保放大器流水线模数转换器中的失调 | 第67-69页 |
| 3.3.3 已有的动态失调校准回顾 | 第69-72页 |
| 3.3.4 本论文提出的校准方法 | 第72-75页 |
| 3.3.5 仿真结果 | 第75-78页 |
| 3.4 本章总结 | 第78-80页 |
| 第四章 扰动信号注入设计 | 第80-106页 |
| 4.1 扰动信号的需求 | 第80-83页 |
| 4.2 背景介绍 | 第83-85页 |
| 4.2.1 流水线ADC | 第83-84页 |
| 4.2.2 扰动 | 第84-85页 |
| 4.3 扰动的注入架构 | 第85-88页 |
| 4.3.1 传统扰动注入架构 | 第85页 |
| 4.3.2 本文采用的扰动注入架构 | 第85-88页 |
| 4.4 扰动信号注入的电路实现 | 第88-95页 |
| 4.4.1 电容式扰动注入 | 第88-89页 |
| 4.4.2 阈值电压扰动电路 | 第89-94页 |
| 4.4.3 伪随机数的产生 | 第94页 |
| 4.4.4 可配置的开关控制电路 | 第94-95页 |
| 4.5 扰动信号注入的电路测试验证 | 第95-103页 |
| 4.6 本章小结 | 第103-106页 |
| 第五章 高速DAC时钟相位校准 | 第106-118页 |
| 5.1 时序问题的背景 | 第106-107页 |
| 5.2 时序问题的解决方案 | 第107-108页 |
| 5.3 电路设计 | 第108-114页 |
| 5.3.1 相位差量化 | 第108-112页 |
| 5.3.2 校正 | 第112-114页 |
| 5.4 测试结果 | 第114-117页 |
| 5.5 本章小结 | 第117-118页 |
| 第六章 总结和展望 | 第118-122页 |
| 6.1 主要研究工作和成果 | 第118-119页 |
| 6.2 论文工作的创新点 | 第119页 |
| 6.3 下一步工作的展望 | 第119-122页 |
| 参考文献 | 第122-136页 |
| 已发表与待发表的论文 | 第136-138页 |
| 致谢 | 第138-139页 |