| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第8-20页 |
| 1.1 射频LDMOS器件及其发展历程 | 第8-13页 |
| 1.2 射频LDMOS器件UIS应力可靠性问题 | 第13-15页 |
| 1.3 国内外研究现状 | 第15-17页 |
| 1.4 研究内容及主要目标 | 第17页 |
| 1.5 论文组织 | 第17-20页 |
| 第二章 射频LDMOS器件设计及其UIS应力退化研究方法 | 第20-38页 |
| 2.1 射频LDMOS器件关键参数 | 第20-24页 |
| 2.2 射频LDMOS器件设计 | 第24-32页 |
| 2.3 射频LDMOS器件UIS应力退化平台搭建及研究方法 | 第32-36页 |
| 2.4 本章小结 | 第36-38页 |
| 第三章 射频LDMOS器件UIS应力退化机理研究 | 第38-54页 |
| 3.1 射频LDMOS器件UIS应力单脉冲极限能力研究 | 第38-41页 |
| 3.2 射频LDMOS器件在重复UIS应力下的退化现象 | 第41-43页 |
| 3.3 射频LDMOS器件在重复UIS应力下的退化机理研究 | 第43-48页 |
| 3.4 不同结构及工艺参数对射频LDMOS器件UIS可靠性的影响 | 第48-53页 |
| 3.5 本章小结 | 第53-54页 |
| 第四章 高UIS应力可靠性射频LDMOS器件结构研究 | 第54-70页 |
| 4.1 带有双LDD结构的射频LDMOS器件 | 第54-59页 |
| 4.2 带有Pdown结构的射频LDMOS器件 | 第59-63页 |
| 4.3 带有沟道P-阱结构的射频LDMOS器件 | 第63-67页 |
| 4.4 不同射频LDMOS器件结构的UIS可靠性比较 | 第67-69页 |
| 4.5 本章小结 | 第69-70页 |
| 第五章 总结与展望 | 第70-72页 |
| 5.1 总结 | 第70-71页 |
| 5.2 展望 | 第71-72页 |
| 致谢 | 第72-74页 |
| 参考文献 | 第74-78页 |
| 硕士期间取得成果 | 第78页 |
