摘要 | 第4-5页 |
Abstract | 第5页 |
第1章 绪论 | 第8-14页 |
1.1 课题背景和意义 | 第8页 |
1.2 国内外研究现状 | 第8-11页 |
1.2.1 频率综合器研究现状 | 第8-10页 |
1.2.2 分频器研究现状 | 第10-11页 |
1.3 研究内容与设计指标 | 第11-12页 |
1.3.1 研究内容 | 第11页 |
1.3.2 设计指标 | 第11-12页 |
1.4 论文组织结构 | 第12-14页 |
第2章 双模分频器设计基础 | 第14-32页 |
2.1 锁相环频率综合器基本原理 | 第14-20页 |
2.1.1 锁相环结构及其工作原理 | 第14-15页 |
2.1.2 电荷泵锁相环频率综合器原理 | 第15-16页 |
2.1.3 电荷泵锁相环频率综合器的线性化模型 | 第16-20页 |
2.2 分频器的性能指标 | 第20-21页 |
2.3 数字分频器 | 第21-26页 |
2.3.1 源极耦合触发器 | 第22-23页 |
2.3.2 伪差分型触发器 | 第23-24页 |
2.3.3 真单相时钟型触发器 | 第24-26页 |
2.4 模拟分频器 | 第26-27页 |
2.4.1 注入锁定分频器 | 第26-27页 |
2.4.2 再生式分频器 | 第27页 |
2.5 双模分频器 | 第27-31页 |
2.5.1 传统型结构 | 第28-29页 |
2.5.2 相位切换结构 | 第29-31页 |
2.6 本章小结 | 第31-32页 |
第3章 8/9双模分频器的电路设计和前仿真 | 第32-44页 |
3.1 8/9双模分频器的总体设计 | 第32-33页 |
3.2 8/9双模分频器核心模块设计 | 第33-38页 |
3.2.1 高速触发器设计 | 第33-35页 |
3.2.2 同步4/5分频器设计 | 第35-36页 |
3.2.3 异步二分频器设计 | 第36-37页 |
3.2.4 缓冲器设计 | 第37-38页 |
3.3 8/9双模分频器前仿真 | 第38-43页 |
3.3.1 8/9双模分频器瞬态仿真 | 第38-40页 |
3.3.2 8/9双模分频器相位噪声仿真 | 第40-41页 |
3.3.3 8/9双模分频器自谐振频率仿真 | 第41-42页 |
3.3.4 8/9双模分频器灵敏度仿真 | 第42-43页 |
3.3.5 8/9双模分频器前仿真结果总结 | 第43页 |
3.4 本章小结 | 第43-44页 |
第4章 8/9双模分频器的版图设计和路场混合后仿真 | 第44-56页 |
4.1 版图设计的要点 | 第44-45页 |
4.1.1 版图的匹配设计 | 第44页 |
4.1.2 版图的寄生参数优化 | 第44-45页 |
4.1.3 版图的可靠性设计 | 第45页 |
4.2 8/9双模分频器的版图设计 | 第45-48页 |
4.2.1 高速触发器版图设计 | 第45-46页 |
4.2.2 同步4/5分频器版图设计 | 第46-47页 |
4.2.3 8/9双模分频器的整体版图 | 第47-48页 |
4.3 8/9双模分频器的电磁场仿真 | 第48-49页 |
4.4 8/9双模分频器的路场混合后仿真 | 第49-54页 |
4.4.1 8/9双模分频器瞬态仿真 | 第49-51页 |
4.4.2 8/9双模分频器的相位噪声仿真 | 第51-52页 |
4.4.3 8/9双模分频器自谐振频率仿真 | 第52-53页 |
4.4.4 8/9双模分频器灵敏度仿真 | 第53-54页 |
4.4.5 8/9双模分频器路场混合后仿真结果总结 | 第54页 |
4.5 本章小结 | 第54-56页 |
第5章 8/9双模分频器的测试方案 | 第56-60页 |
5.1 8/9双模分频器的焊盘布局 | 第56页 |
5.2 8/9双模分频器的引脚说明 | 第56-57页 |
5.3 8/9双模分频器测试仪器说明 | 第57-58页 |
5.4 8/9双模分频器的测试方案 | 第58-60页 |
第6章 总结与展望 | 第60-62页 |
6.1 总结 | 第60-61页 |
6.2 展望 | 第61-62页 |
参考文献 | 第62-66页 |
附录A:8/9双模分频器各工艺角和温度组合下前仿真结果 | 第66-78页 |
附录B:8/9双模分频器各工艺角和温度组合下路场混合仿真结果 | 第78-90页 |
攻读硕士学位期间发表的论文 | 第90-92页 |
致谢 | 第92页 |