| 摘要 | 第1-11页 |
| ABSTRACT | 第11-13页 |
| 第一章 引言 | 第13-20页 |
| ·课题背景 | 第13-14页 |
| ·研究现状 | 第14-18页 |
| ·GPU 通用计算 | 第15-16页 |
| ·GPU 加速MD5 破解 | 第16-18页 |
| ·本文研究内容和创新 | 第18-19页 |
| ·论文结构 | 第19-20页 |
| 第二章 GPU 相关知识与MD5 算法分析 | 第20-32页 |
| ·GPU 系统结构特点和编程模型 | 第20-26页 |
| ·NVIDIA GT200 结构和CUDA 编程模型 | 第20-21页 |
| ·AMD RV770 架构和Brook+编程语言 | 第21-22页 |
| ·OpenCL 标准 | 第22-26页 |
| ·MD5 算法分析 | 第26-30页 |
| ·MD5 算法 | 第26-28页 |
| ·带随机数MD5 算法 | 第28-30页 |
| ·带随机数MD5 破解算法 | 第30页 |
| ·小结 | 第30-32页 |
| 第三章 基于GPU 实现带随机数MD5 破解算法 | 第32-41页 |
| ·系统级设计 | 第32-36页 |
| ·异构计算分析 | 第32-34页 |
| ·算法分析与任务分割 | 第34-36页 |
| ·攻击密码生成 | 第36-39页 |
| ·攻击密码生成算法 | 第36-37页 |
| ·使用OpenCL 实现算法 | 第37-38页 |
| ·分轮生成密码 | 第38-39页 |
| ·散列码生成 | 第39页 |
| ·散列码匹配 | 第39-40页 |
| ·散列码匹配在GPU 上实现 | 第40页 |
| ·散列码匹配在CPU 上实现 | 第40页 |
| ·小结 | 第40-41页 |
| 第四章 使用OpenCL 加速破解算法性能优化技术 | 第41-51页 |
| ·最小化数据传输 | 第41-42页 |
| ·全局内存访问优化 | 第42-45页 |
| ·减少全局内存访问 | 第42-43页 |
| ·全局内存对齐访问 | 第43-45页 |
| ·局部内存存取优化 | 第45-47页 |
| ·使用图形渲染管线加速存取 | 第47-49页 |
| ·硬件基础 | 第48页 |
| ·使用图形渲染管线优化算法 | 第48-49页 |
| ·功能性优化 | 第49页 |
| ·小结 | 第49-51页 |
| 第五章 测试与分析 | 第51-57页 |
| ·测试环境 | 第51-52页 |
| ·性能测试与分析 | 第52-55页 |
| ·不同匹配方式性能对比 | 第52-53页 |
| ·最小化数据传输性能对比 | 第53页 |
| ·优化全局内存访问性能测试 | 第53-54页 |
| ·优化局部内存性能测试 | 第54-55页 |
| ·使用图形渲染管线性能测试 | 第55页 |
| ·对比测试与分析 | 第55-57页 |
| 第六章 结束语 | 第57-59页 |
| ·工作总结 | 第57-58页 |
| ·展望 | 第58-59页 |
| 致谢 | 第59-60页 |
| 参考文献 | 第60-62页 |
| 作者在学期间取得的学术成果 | 第62页 |