一种CMOS电荷泵锁相环设计
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-13页 |
| 1.1 研究工作的背景与意义 | 第10-11页 |
| 1.2 锁相环的国内外研究历史与现状 | 第11-12页 |
| 1.3 本文的主要内容与结构 | 第12-13页 |
| 第二章 锁相原理 | 第13-26页 |
| 2.1 锁相环基本原理 | 第13-15页 |
| 2.2 锁相环噪声分析 | 第15-21页 |
| 2.2.1 相位噪声和时钟抖动 | 第16-19页 |
| 2.2.2 锁相环的噪声来源及其影响 | 第19-21页 |
| 2.3 锁相环环路参数及性能分析 | 第21-25页 |
| 2.4 本章小结 | 第25-26页 |
| 第三章 锁相环的基本模块 | 第26-40页 |
| 3.1 压控振荡器（VCO） | 第26-29页 |
| 3.1.1 VCO的分类 | 第27-28页 |
| 3.1.2 VCO重要性能参数的设计考虑 | 第28-29页 |
| 3.2 分频器（DIVIDER） | 第29-30页 |
| 3.3 鉴频鉴相器（PFD） | 第30-32页 |
| 3.4 电荷泵（CHARGE PUMP） | 第32-37页 |
| 3.5 环路滤波器（LPF） | 第37-39页 |
| 3.6 本章小结 | 第39-40页 |
| 第四章 亚采样电荷泵锁相环 | 第40-49页 |
| 4.1 亚采样PD/CP | 第40-43页 |
| 4.2 亚采样锁相环 | 第43-48页 |
| 4.2.1 亚采样锁相环结构和噪声分析 | 第43-45页 |
| 4.2.2 亚采样锁相环的芯片面积 | 第45-47页 |
| 4.2.3 亚采样锁相环的频率锁定 | 第47-48页 |
| 4.3 本章小结 | 第48-49页 |
| 第五章 锁相环的电路设计 | 第49-71页 |
| 5.1 亚采样锁相环整体设计 | 第49-50页 |
| 5.2 带有死区的三态鉴频鉴相器设计及仿真 | 第50-52页 |
| 5.3 FLL环路的电荷泵设计与仿真 | 第52-56页 |
| 5.4 亚采样鉴相器/电荷泵设计与仿真 | 第56-61页 |
| 5.5 分频器的设计与仿真 | 第61-64页 |
| 5.6 压控振荡器（VCO）的设计与仿真 | 第64-68页 |
| 5.7 亚采样锁相环的整体仿真 | 第68-70页 |
| 5.8 本章小结 | 第70-71页 |
| 第六章 版图设计 | 第71-76页 |
| 6.1 版图设计的一些原则 | 第71页 |
| 6.2 亚采样电荷泵锁相环版图设计 | 第71-75页 |
| 6.3 本章小结 | 第75-76页 |
| 第七章 全文总结与展望 | 第76-77页 |
| 7.1 全文总结 | 第76页 |
| 7.2 后续工作展望 | 第76-77页 |
| 致谢 | 第77-78页 |
| 参考文献 | 第78-80页 |
| 攻读硕士学位期间取得的成果 | 第80-81页 |
