| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 研究工作的背景 | 第10-12页 |
| 1.2 本文的主要贡献与创新 | 第12页 |
| 1.3 本论文的结构安排 | 第12-14页 |
| 第二章 基于SOPC的AC-3 解码硬件系统 | 第14-28页 |
| 2.1 XPS中用户IP开发简介 | 第15页 |
| 2.2 系统搭建 | 第15-27页 |
| 2.2.1 PowerPC440嵌入式处理器 | 第16-19页 |
| 2.2.2 开关矩阵Crossbar | 第19-20页 |
| 2.2.3 PLB总线 | 第20-23页 |
| 2.2.4 Σ-Δ 音频DAC | 第23-24页 |
| 2.2.5 Flash控制器 | 第24页 |
| 2.2.6 UART | 第24-26页 |
| 2.2.7 其他模块 | 第26-27页 |
| 2.3 本章小结 | 第27-28页 |
| 第三章 APU接.研究 | 第28-39页 |
| 3.1 APU控制器简介 | 第28页 |
| 3.2 APU接.与信号 | 第28-30页 |
| 3.3 APU指令结构与译码 | 第30-32页 |
| 3.4 APU指令类型与执行 | 第32-33页 |
| 3.4.1 存储类指令 | 第32页 |
| 3.4.2 非存储类指令 | 第32-33页 |
| 3.5 APU的配置方法 | 第33-34页 |
| 3.6 APU工作时钟与时序 | 第34-38页 |
| 3.6.1 自主型指令工作时序 | 第35-36页 |
| 3.6.2 带有早确认信号的非自主指令工作时序 | 第36-38页 |
| 3.6.3 带有晚确认信号的非自主指令工作时序 | 第38页 |
| 3.7 本章小结 | 第38-39页 |
| 第四章 AC-3 软件解码实现与评估 | 第39-45页 |
| 4.1 AC-3 解码流程简介 | 第39-40页 |
| 4.2 基于计算机的AC-3 解码程序调试与验证 | 第40页 |
| 4.3 基于POWERPC的AC-3 解码程序调试与实现 | 第40-41页 |
| 4.4 效果评估 | 第41-44页 |
| 4.4.1 测试方法 | 第41页 |
| 4.4.2 测试细节与说明 | 第41-42页 |
| 4.4.3 测试方案与结果 | 第42-44页 |
| 4.5 本章小结 | 第44-45页 |
| 第五章 软硬件协同解码实现 | 第45-63页 |
| 5.1 添加硬件加速器后的两种架构 | 第45页 |
| 5.2 IMDCT实现方式的对比与选择 | 第45-47页 |
| 5.3 硬件加速器的实现与验证 | 第47-50页 |
| 5.3.1 APU接. HA的设计 | 第47-48页 |
| 5.3.2 APU接. HA仿真验证 | 第48-50页 |
| 5.3.3 PLB接. HA的设计 | 第50页 |
| 5.4 APU的配置 | 第50-54页 |
| 5.4.1 配置内容 | 第50-51页 |
| 5.4.2 配置方法 | 第51-54页 |
| 5.4.3 注意事项 | 第54页 |
| 5.5 软硬件协同解码器实现 | 第54-58页 |
| 5.5.1 APU接. HA的IP封装与挂接 | 第54-55页 |
| 5.5.2 软件部分的修改 | 第55-58页 |
| 5.5.3 PLB接口HA | 第58页 |
| 5.6 效果评估 | 第58-61页 |
| 5.7 本章小结 | 第61-63页 |
| 第六章 总结与展望 | 第63-65页 |
| 6.1 全文总结 | 第63页 |
| 6.2 展望 | 第63-65页 |
| 致谢 | 第65-66页 |
| 参考文献 | 第66-68页 |
| 攻读硕士学位期间取得的成果 | 第68-69页 |