| 摘要 | 第4-6页 |
| Abstract | 第6-7页 |
| 1 绪论 | 第10-23页 |
| 1.1 APD发展综述 | 第10-12页 |
| 1.2 国内外研究近况 | 第12-18页 |
| 1.3 研究背景和研究目的 | 第18-20页 |
| 1.4 本论文的主要工作和内容安排 | 第20-23页 |
| 2 抑制空穴陷阱效应提升APD的响应速率 | 第23-52页 |
| 2.1 空穴陷阱效应简介 | 第23-27页 |
| 2.2 空穴陷阱效应全面理论分析 | 第27-40页 |
| 2.3 包含空穴陷阱效应的APD等效电路模型分析 | 第40-44页 |
| 2.4 空穴陷阱效应的实验测试 | 第44-47页 |
| 2.5 高速APD最优过渡层结构设计方案 | 第47-51页 |
| 2.6 本章总结 | 第51-52页 |
| 3 利用三维倍增区来提升APD速率 | 第52-81页 |
| 3.1 一维Dead Space模型 | 第52-63页 |
| 3.2 三维Dead Space模型 | 第63-74页 |
| 3.3 利用三维倍增区结构提升APD带宽 | 第74-80页 |
| 3.4 本章总结 | 第80-81页 |
| 4 利用外加动态偏压提升APD的响应速率 | 第81-108页 |
| 4.1 动态偏压探测器简介 | 第81-83页 |
| 4.2 和寿命相关的Dead Space模型 | 第83-91页 |
| 4.3 动态偏压APD的增益和带宽计算 | 第91-98页 |
| 4.4 结果与讨论 | 第98-101页 |
| 4.5 不同偏置电压类型结果的比较 | 第101-106页 |
| 4.6 总结 | 第106-108页 |
| 5 50 Gbps及以上速率APD最终设计方案 | 第108-129页 |
| 5.1 其他提升APD响应速率的方法 | 第108-117页 |
| 5.2 各种方案间的比较 | 第117-122页 |
| 5.3 实现大于50 Gbps APD的最终设计方案 | 第122-125页 |
| 5.4 工艺可行性分析 | 第125-128页 |
| 5.5 本章总结 | 第128-129页 |
| 6. 总结与展望 | 第129-132页 |
| 6.1 本文总结 | 第129-130页 |
| 6.2 展望 | 第130-132页 |
| 致谢 | 第132-133页 |
| 参考文献 | 第133-146页 |
| 附录一 攻读博士学位期间发表论文情况说明 | 第146页 |