| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第1章 绪论 | 第7-13页 |
| 1.1 研究背景 | 第7页 |
| 1.2 自适应编码调制技术的发展 | 第7-10页 |
| 1.3 研究现状 | 第10-11页 |
| 1.4 本文研究内容及论文结构 | 第11-13页 |
| 第2章 自适应编码调制原理 | 第13-24页 |
| 2.1 基本原理 | 第13-14页 |
| 2.2 自适应编码调制技术的特点 | 第14-15页 |
| 2.3 自适应编码调制的关键技术 | 第15-24页 |
| 2.3.1 信道质量的衡量参数 | 第15-16页 |
| 2.3.2 信道估计方法 | 第16-18页 |
| 2.3.3 自适应调制 | 第18-19页 |
| 2.3.4 功率可变的自适应调制 | 第19-22页 |
| 2.3.5 自适应编码调制 | 第22-24页 |
| 第3章 基于LDPC码的自适应编码技术 | 第24-43页 |
| 3.1 LDPC码的发展 | 第24页 |
| 3.2 LDPC码的定义 | 第24-26页 |
| 3.3 校验矩阵的构造方法 | 第26-33页 |
| 3.3.1 Gallager的LDPC码 | 第27页 |
| 3.3.2 基于PEG算法的LDPC码 | 第27-28页 |
| 3.3.3 准循环LDPC码 | 第28页 |
| 3.3.4 IEEE 802.16e标准中的LDPC码 | 第28-29页 |
| 3.3.5 DVB-S2标准LDPC码校验矩阵结构 | 第29-33页 |
| 3.4 LDPC码译码原理 | 第33-40页 |
| 3.4.1 概率译码方法 | 第34-36页 |
| 3.4.2 BP译码方法 | 第36-38页 |
| 3.4.3 Log-BP译码算法 | 第38-40页 |
| 3.5 性能仿真 | 第40-42页 |
| 3.6 本章小结 | 第42-43页 |
| 第4章 自适应编码调制方案的实现 | 第43-50页 |
| 4.1 APSK调制技术 | 第43-46页 |
| 4.1.1 调制解调实现方案 | 第44-46页 |
| 4.1.2 调制方案性能仿真 | 第46页 |
| 4.2 基于LDPC码的自适应编码调制方案 | 第46-47页 |
| 4.3 编码调制方案的选择 | 第47-48页 |
| 4.4 性能分析 | 第48-49页 |
| 4.5 本章小结 | 第49-50页 |
| 第5章 基于FPGA的基带自适应编码调制系统实现 | 第50-63页 |
| 5.1 FPGA结构和设计流程 | 第50-51页 |
| 5.1.1 FPGA基本结构 | 第50-51页 |
| 5.1.2 FPGA设计流程 | 第51页 |
| 5.2 系统方案设计 | 第51-53页 |
| 5.3 分模块设计和实现 | 第53-62页 |
| 5.3.1 数据接收和模式选择模块 | 第53-54页 |
| 5.3.2 基带组帧模块 | 第54-55页 |
| 5.3.3 FEC模块设计 | 第55-60页 |
| 5.3.4 QPSK映射 | 第60页 |
| 5.3.5 物理层组帧和基带成型滤波 | 第60-62页 |
| 5.4 本章小结 | 第62-63页 |
| 6 结论 | 第63-65页 |
| 6.1 全文总结 | 第63-64页 |
| 6.2 未来研究方向 | 第64-65页 |
| 致谢 | 第65-66页 |
| 参考文献 | 第66-67页 |