基于FPGA的万兆以太网解帧器的设计与实现
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第1章 绪论 | 第9-13页 |
| 1.1 课题研究背景和意义 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-12页 |
| 1.2.1 国外研究现状 | 第10-11页 |
| 1.2.2 国内研究现状 | 第11-12页 |
| 1.3 课题主要研究工作 | 第12页 |
| 1.4 论文的结构 | 第12-13页 |
| 第2章 相关协议的介绍 | 第13-20页 |
| 2.1 万兆以太网 | 第13-15页 |
| 2.1.1 介质访问控制层（MAC） | 第14页 |
| 2.1.2 调和子层（RS） | 第14页 |
| 2.1.3 万兆介质独立接口（XGMI） | 第14-15页 |
| 2.1.4 物理层（PHY） | 第15页 |
| 2.2 AOS高级在轨系统协议 | 第15-19页 |
| 2.2.1 AOS的协议特点 | 第16页 |
| 2.2.2 AOS的服务类型 | 第16-18页 |
| 2.2.3 AOS业务等级 | 第18-19页 |
| 2.3 本章小结 | 第19-20页 |
| 第3章 万兆以太网解帧器的设计与实现 | 第20-51页 |
| 3.1 系统结构主体 | 第20页 |
| 3.2 CCSDS AOS主网 | 第20-21页 |
| 3.3 协议转换单元设计方案 | 第21-49页 |
| 3.3.1 PCS/PMA协议的实现 | 第23-25页 |
| 3.3.2 MAC控制器的实现 | 第25-27页 |
| 3.3.3 以太网帧解析 | 第27-34页 |
| 3.3.4 生成同步的AOS传输帧 | 第34-47页 |
| 3.3.5 实现Aurora协议 | 第47-49页 |
| 3.4 小结 | 第49-51页 |
| 第4章 实际测试与结果分析 | 第51-56页 |
| 4.1 测试环境搭建 | 第51-52页 |
| 4.2 相关测试软件介绍 | 第52-53页 |
| 4.3 验证解帧器的可行性 | 第53-55页 |
| 4.4 小结 | 第55-56页 |
| 总结 | 第56-58页 |
| 参考文献 | 第58-61页 |
| 致谢 | 第61页 |
