VAR综合多业务光传输交换系统的设计--交换子系统实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第1章 绪论 | 第13-18页 |
| 1.1 课题提出的背景 | 第13页 |
| 1.2 课题研究的目的和意义 | 第13-14页 |
| 1.3 国内外研究的现状 | 第14-15页 |
| 1.4 本文研究的主要内容 | 第15-18页 |
| 1.4.1 研究内容 | 第15-16页 |
| 1.4.2 主要特色和创新点 | 第16-17页 |
| 1.4.3 章节安排 | 第17-18页 |
| 第2章 VAR系统简介及其框架设计 | 第18-26页 |
| 2.1 VAR系统的基本功能 | 第18页 |
| 2.2 单套VAR结构介绍 | 第18-20页 |
| 2.2.1 输入输出模块 | 第19页 |
| 2.2.2 交换模块 | 第19页 |
| 2.2.3 时钟同步模块 | 第19-20页 |
| 2.2.4 控制模块 | 第20页 |
| 2.3 VAR系统的网络拓扑 | 第20-22页 |
| 2.4 VAR网络协议体系介绍 | 第22-25页 |
| 2.4.1 VAR系统的传输交换协议简介 | 第22-25页 |
| 2.4.2 VAR系统的CPU控制协议简介 | 第25页 |
| 2.5 本章小结 | 第25-26页 |
| 第3章 VAR高性能交换子系统的研究设计 | 第26-47页 |
| 3.1 交换子系统基础知识 | 第26-30页 |
| 3.1.1 交换系统的基本结构和功能 | 第26-27页 |
| 3.1.2 交换系统的主要性能指标 | 第27-28页 |
| 3.1.3 交换单元的分类及各自特点 | 第28-29页 |
| 3.1.4 交换技术分类 | 第29-30页 |
| 3.2 高速交换系统的关键技术 | 第30-44页 |
| 3.2.1 核心路由器交换结构分类 | 第30-34页 |
| 3.2.2 定长信息包与变长信息包 | 第34-35页 |
| 3.2.3 排队结构 | 第35-39页 |
| 3.2.4 交叉开关交换结构 | 第39-41页 |
| 3.2.5 多级交换系统 | 第41-44页 |
| 3.3 VAR系统的设计需求 | 第44-46页 |
| 3.4 本章小结 | 第46-47页 |
| 第4章 VAR系统交换结构的实现 | 第47-66页 |
| 4.1 交换卡硬件设计概要 | 第47-52页 |
| 4.1.1 电源系统 | 第48-50页 |
| 4.1.2 系统时钟处理电路 | 第50-51页 |
| 4.1.3 FPGA的外围接口电路 | 第51-52页 |
| 4.2 FPGA内部功能的实现 | 第52-63页 |
| 4.2.1 输入控制模块 | 第53-57页 |
| 4.2.2 交换功能的实现 | 第57-62页 |
| 4.2.3 输出控制模块 | 第62-63页 |
| 4.3 VAR交换子系统的调试 | 第63-65页 |
| 4.3.1 系统综合优化 | 第63页 |
| 4.3.2 系统布局布线和加载 | 第63-64页 |
| 4.3.3 系统的芯片测试 | 第64页 |
| 4.3.4 系统实现的效果 | 第64-65页 |
| 4.4 本章小结 | 第65-66页 |
| 第5章 总结和展望 | 第66-67页 |
| 参考文献 | 第67-69页 |
| 附录 1 | 第69-70页 |
| 附录 2 | 第70-71页 |
| 致谢 | 第71-72页 |
| 攻读学位期间发表的学术论文 | 第72页 |
