| 第1章 绪论 | 第7-12页 |
| 1．1 数字系统测试的发展概况及基本知识 | 第7-8页 |
| 1．2 高层测试产生需求及现状 | 第8-9页 |
| 1．3 RTL级测试产生现状及展望 | 第9-10页 |
| 1．4 本文主要工作 | 第10-12页 |
| 第2章 RTL描述格式转换器 | 第12-25页 |
| 2．1 引言 | 第12页 |
| 2．2 RTL级电路的VERILOG描述 | 第12-16页 |
| 2．2．1 RTL级电路 | 第12-13页 |
| 2．2．2 Verilog HDL特性 | 第13-16页 |
| 2．3 RTL电路中的功能模块及层次特性 | 第16-17页 |
| 2．4 RTL组合电路描述的内部数据结构 | 第17-22页 |
| 2．5 RTL电路VERILOG HDL描述转换成内部结构算法 | 第22-25页 |
| 第3章 RTL组合电路两层测试产生算法 | 第25-38页 |
| 3．1 引言 | 第25-27页 |
| 3．2 RTL两层测试产生中的D驱赶 | 第27-28页 |
| 3．3 RTL两层测试产生中的蕴含 | 第28-30页 |
| 3．4 RTL两层测试算法中的逻辑模拟 | 第30-33页 |
| 3．5 RTL两层测试产生中的回溯 | 第33-34页 |
| 3．6 RTL两层测试算法及流程 | 第34-37页 |
| 3．7 实验结果及说明 | 第37-38页 |
| 第4章 RTL组合电路分层测试产生算法 | 第38-55页 |
| 4．1 引言 | 第38-39页 |
| 4．2 功能模块测试集 | 第39-40页 |
| 4．3 D驱赶及蕴含时的测试PATTERN搜索问题 | 第40-43页 |
| 4．4 RTL电路层数与分层测试间的关系 | 第43页 |
| 4．5 RTL分层测试产生中的D驱赶 | 第43-45页 |
| 4．6 RTL分层测试产生中的蕴含 | 第45-47页 |
| 4．7 RTL分层测试产生中的逻辑模拟 | 第47-48页 |
| 4．8 RTL分层测试产生中的回溯 | 第48-49页 |
| 4．9 RTL分层测试产生算法及流程 | 第49-52页 |
| 4．10 实验结果及说明 | 第52-55页 |
| 结束语 | 第55-56页 |
| 参考文献 | 第56-58页 |