基于Flash阵列的高速存储及可靠性设计
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 1 绪论 | 第9-14页 |
| 1.1 研究背景 | 第9-10页 |
| 1.2 课题性质及来源 | 第10页 |
| 1.3 国内外研究现状 | 第10-11页 |
| 1.4 高速图像数据存储卡关键技术 | 第11-13页 |
| 1.4.1 图像数据的高速存储 | 第11页 |
| 1.4.2 存储阵列可靠性设计 | 第11-13页 |
| 1.5 研究内容与论文安排 | 第13-14页 |
| 2 总体方案设计 | 第14-17页 |
| 2.1 图像记录器系统组成及功能 | 第14页 |
| 2.2 图像采集存储卡组成与功能 | 第14-16页 |
| 2.3 本章小结 | 第16-17页 |
| 3 高速存储系统硬件技术 | 第17-24页 |
| 3.1 高速存储系统总体设计 | 第17页 |
| 3.2 系统硬件电路 | 第17-23页 |
| 3.2.1 图像接口电路设计 | 第17-20页 |
| 3.2.2 存储阵列电路设计 | 第20-23页 |
| 3.3 本章小结 | 第23-24页 |
| 4 高速存储技术逻辑设计 | 第24-53页 |
| 4.1 高速存储技术概述 | 第24页 |
| 4.2 双流水线调度逻辑设计 | 第24-28页 |
| 4.2.1 通道内流水线设计 | 第25-26页 |
| 4.2.2 通道间流水线设计 | 第26-28页 |
| 4.3 阵列无效块地址管理 | 第28-37页 |
| 4.3.1 基于RAM映射的无效块管理方案 | 第29-30页 |
| 4.3.2 基于组合块的无效块管理方案 | 第30-32页 |
| 4.3.3 两种无效块管理方案的比较 | 第32-35页 |
| 4.3.4 突发无效块管理方案 | 第35-37页 |
| 4.4 错误检测和纠错设计 | 第37-43页 |
| 4.4.1 Flash误码原因 | 第37-38页 |
| 4.4.2 指令纠错技术简介 | 第38页 |
| 4.4.3 基于汉明码的纠错算法 | 第38-42页 |
| 4.4.4 双缓存交替的汉明码纠错实现方案 | 第42-43页 |
| 4.5 高稳定低功耗程序设计 | 第43-51页 |
| 4.5.1 有限状态机简介 | 第45-46页 |
| 4.5.2 有限状态机功耗优化方法 | 第46-47页 |
| 4.5.3 基于RAM映射的低功耗有限状态设计 | 第47-51页 |
| 4.6 本章小结 | 第51-53页 |
| 5 系统测试及性能分析 | 第53-59页 |
| 5.1 存储阵列存储速度测试 | 第53-55页 |
| 5.2 存储阵列可靠性测试 | 第55-57页 |
| 5.2.1 滞后重写机制性能测试 | 第55-56页 |
| 5.2.2 错误检测和纠错设计性能测试 | 第56-57页 |
| 5.2.3 高稳定低功耗程序设计性能测试 | 第57页 |
| 5.3 高速图像记录器总体性能测试 | 第57-59页 |
| 6 结论 | 第59-61页 |
| 6.1 研究总结 | 第59页 |
| 6.2 工作展望 | 第59-61页 |
| 参考文献 | 第61-65页 |
| 攻读硕士学位期间发表的学术论文及所取得的研究成果 | 第65-66页 |
| 致谢 | 第66-67页 |
