图像增强在FPGA上的高性能实现
| 致谢 | 第4-5页 |
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 1 绪论 | 第9-13页 |
| 1.1 研究背景及意义 | 第9页 |
| 1.2 高速图像处理平台 | 第9-10页 |
| 1.3 国内外研究现状 | 第10-11页 |
| 1.4 论文的主要工作及章节安排 | 第11-13页 |
| 2 FPGA开发概述 | 第13-22页 |
| 2.1 可编程逻辑器件基础 | 第13-15页 |
| 2.1.1 可编程逻辑器件的发展历史 | 第13-14页 |
| 2.1.2 开发工具简介 | 第14-15页 |
| 2.2 FPGA工作原理与芯片结构 | 第15-18页 |
| 2.2.1 FPGA的工作原理 | 第15页 |
| 2.2.2 FPGA芯片结构 | 第15-18页 |
| 2.3 基于Vivado的FPGA开发流程 | 第18-19页 |
| 2.4 硬件描述语言简介 | 第19-20页 |
| 2.5 面向硬件电路的设计思维 | 第20-22页 |
| 2.5.1 并行设计思维 | 第20-21页 |
| 2.5.2“面积”与“速度”的转换原则 | 第21页 |
| 2.5.3 关于时钟问题 | 第21页 |
| 2.5.4 模块划分的原则 | 第21-22页 |
| 3 基于空域处理的FPGA设计实现 | 第22-47页 |
| 3.1 中值滤波基本原理 | 第22-23页 |
| 3.2 按位生成中值的算法原理 | 第23-24页 |
| 3.3 中值生成算法在FPGA上的设计实现 | 第24-33页 |
| 3.3.1 图像传输格式 | 第24页 |
| 3.3.2 顶层框图 | 第24-25页 |
| 3.3.3 格式控制单元 | 第25-26页 |
| 3.3.4 窗口生成单元 | 第26-27页 |
| 3.3.5 中值生成单元 | 第27-29页 |
| 3.3.6 多数表决器的快速实现 | 第29-30页 |
| 3.3.7 其他中值滤波算法及性能对比 | 第30-33页 |
| 3.4 中值滤波电路仿真分析及结果验证 | 第33-35页 |
| 3.5 直方图均衡化原理 | 第35-36页 |
| 3.6 直方图均衡化在FPGA上的设计实现 | 第36-44页 |
| 3.6.1 顶层框图的设计 | 第36-38页 |
| 3.6.2 统计单元 | 第38-40页 |
| 3.6.3 累加单元 | 第40页 |
| 3.6.4 映射单元 | 第40-41页 |
| 3.6.5 DDR3 SDRAM及MIG简介 | 第41-43页 |
| 3.6.6 图像缓存单元 | 第43-44页 |
| 3.7 直方图均衡化电路调试分析及结果验证 | 第44-47页 |
| 4 基于频域处理的FPGA设计实现 | 第47-62页 |
| 4.1 二维FFT简介 | 第47-52页 |
| 4.1.1 从DFT说起 | 第47-48页 |
| 4.1.2 基-2 FFT算法 | 第48-51页 |
| 4.1.3 二维DFT及其可分割性 | 第51-52页 |
| 4.2 二维FFT设计方案及在FPGA上的实现 | 第52-57页 |
| 4.2.1 二维FFT正变换 | 第52-55页 |
| 4.2.2 二维FFT逆变换 | 第55页 |
| 4.2.3 一维FFT单元 | 第55-56页 |
| 4.2.4 FIFO单元 | 第56-57页 |
| 4.2.5 仲裁单元 | 第57页 |
| 4.3 二维FFT电路调试分析 | 第57-59页 |
| 4.4 图像在频率处理的一个应用 | 第59-62页 |
| 5 结论 | 第62-64页 |
| 5.1 论文的工作成果 | 第62页 |
| 5.2 不足之处及后续研究 | 第62-64页 |
| 参考文献 | 第64-67页 |
| 作者简历及在学期间发表的学术论文与研究成果 | 第67页 |
