基于正交多项式的功放数字预失真设计
| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 课题研究背景及意义 | 第9页 |
| 1.2 相关研究进展 | 第9-10页 |
| 1.3 本文主要工作及内容安排 | 第10-13页 |
| 第二章 基于正交多项式的功率放大器建模 | 第13-25页 |
| 2.1 功率放大器评价指标 | 第13-15页 |
| 2.1.1 1dB压缩点 | 第13页 |
| 2.1.2 三阶互调系数 | 第13-14页 |
| 2.1.3 临道功率泄露比(ACLR) | 第14页 |
| 2.1.4 AM/AM和PM/AM畸变 | 第14-15页 |
| 2.2 功率放大器建模 | 第15-24页 |
| 2.2.1 记忆多项式模型(MP) | 第15-16页 |
| 2.2.2 正交多项式模型(OP) | 第16-18页 |
| 2.2.3 广义正交多项式模型(GOP) | 第18-19页 |
| 2.2.4 简化的广义正交多项式模型(SGOP) | 第19-20页 |
| 2.2.5 模型参数分析 | 第20-24页 |
| 2.3 本章小结 | 第24-25页 |
| 第三章 数字预失真系统设计与仿真 | 第25-37页 |
| 3.1 自适应预失真结构 | 第25-26页 |
| 3.2 自适应算法设计 | 第26-30页 |
| 3.2.1 基于QR分解LS算法 | 第27页 |
| 3.2.2 RLS算法 | 第27-28页 |
| 3.2.3 算法性能分析 | 第28-30页 |
| 3.3 预失真模型仿真 | 第30-34页 |
| 3.3.1 记忆多项式模型仿真 | 第30-32页 |
| 3.3.2 正交多项式模型仿真 | 第32-33页 |
| 3.3.3 简化的广义正交多项式模型仿真 | 第33-34页 |
| 3.4 功率校准 | 第34-35页 |
| 3.5 本章小结 | 第35-37页 |
| 第四章 基带数字预失真的FPGA实现 | 第37-59页 |
| 4.1 基带预失真设计思路 | 第37-38页 |
| 4.2 开发环境 | 第38-40页 |
| 4.3 基于查找表的数字预失真 | 第40-45页 |
| 4.3.1 查找表指针方式 | 第40-41页 |
| 4.3.2 查找表表值 | 第41-43页 |
| 4.3.3 查找表量化深度 | 第43-45页 |
| 4.4 预失真模型FPGA实现 | 第45-52页 |
| 4.4.1 FPGA顶层结构 | 第45-46页 |
| 4.4.2 基于正交多项式DPD模块 | 第46-49页 |
| 4.4.3 基于简化广义正交多项式DPD模块 | 第49-52页 |
| 4.5 预失真系统性能测试 | 第52-58页 |
| 4.5.1 测试环境 | 第52页 |
| 4.5.2 宽带高效率J类功放测试 | 第52-55页 |
| 4.5.3 宽带Doherty功放 | 第55-58页 |
| 4.6 本章小结 | 第58-59页 |
| 第五章 总结与展望 | 第59-61页 |
| 5.1 论文工作总结 | 第59-60页 |
| 5.2 未来工作展望 | 第60-61页 |
| 参考文献 | 第61-65页 |
| 致谢 | 第65-67页 |
| 作者简介 | 第67页 |
