| 摘要 | 第5-7页 |
| Abstract | 第7-8页 |
| 第一章 绪论 | 第13-19页 |
| 1.1 非晶氧化物薄膜晶体管简介 | 第13-14页 |
| 1.2 非晶氧化物薄膜晶体管研究与应用现状 | 第14-16页 |
| 1.3 降低射频识别标签数字电路端功耗的研究意义 | 第16-17页 |
| 1.4 研究内容和论文安排 | 第17-19页 |
| 第二章 低功耗反相器的分析与设计 | 第19-39页 |
| 2.1 现有的单极反相器设计 | 第19-22页 |
| 2.1.1 电平移位反相器 | 第19-20页 |
| 2.1.2 自举反相器 | 第20-21页 |
| 2.1.3 伪CMOS反相器 | 第21-22页 |
| 2.2 反相器的基本特性分析 | 第22-27页 |
| 2.2.1 二极管连接反相器的静态电位分析 | 第22-24页 |
| 2.2.2 二极管连接反相器的静态电流分析 | 第24-25页 |
| 2.2.3 二极管连接扩展逻辑元静态分析 | 第25-27页 |
| 2.3 一种管宽调节的方法 | 第27-31页 |
| 2.3.1 基于管宽调节方法的模型分析 | 第27-28页 |
| 2.3.2 反相器晶体管尺寸的具体计算 | 第28页 |
| 2.3.3 与伪CMOS反相器的性能对比 | 第28-31页 |
| 2.4 一种利用“重下拉”晶体管的方法 | 第31-39页 |
| 2.4.1 基于“重下拉”晶体管方法的电路模型分析 | 第32-33页 |
| 2.4.2 反相器尺寸的具体计算 | 第33-34页 |
| 2.4.3 与伪CMOS反相器的性能对比 | 第34-39页 |
| 第三章 低功耗ROM读取电路设计 | 第39-64页 |
| 3.1 现有的读取电路方案 | 第39-42页 |
| 3.1.1 寄存器移位链ROM读取电路 | 第39-40页 |
| 3.1.2 计数器结合译码器或多路选择器ROM读取电路 | 第40-42页 |
| 3.2 ROM读取电路方案 | 第42-44页 |
| 3.3 ROM电路 | 第44-45页 |
| 3.4 三位格雷码同步计数器电路设计 | 第45-48页 |
| 3.4.1 三位格雷码同步计数器的性能验证 | 第47-48页 |
| 3.5 基于互补门的译码器设计 | 第48-53页 |
| 3.5.1 译码器模型及延时分析 | 第48-51页 |
| 3.5.2 与伪CMOS或非门方案的性能比较 | 第51-53页 |
| 3.6 两相时钟曼彻斯特编码电路设计 | 第53-59页 |
| 3.6.1 基于异或门的曼彻斯特编码方案简介 | 第53-55页 |
| 3.6.2 两相时钟曼彻斯特编码电路 | 第55-58页 |
| 3.6.3 与异或门方案的性能比较 | 第58-59页 |
| 3.7 环形振荡器电路设计 | 第59-60页 |
| 3.8 复位电路设计 | 第60-64页 |
| 第四章 重下拉反相器方案与ROM读取电路的性能评测 | 第64-74页 |
| 4.1 重下拉反相器方案环形振荡器性能与供电电压的关系 | 第64-66页 |
| 4.2 重下拉反相器方案环形振荡器性能与附加供电电压的关系 | 第66-68页 |
| 4.3 利用重下拉风格逻辑元对移位链寄存器方案进行功耗优化 | 第68-69页 |
| 4.4 利用改进的ROM读取电路进行功耗优化 | 第69-71页 |
| 4.5 完整的ROM读取电路仿真 | 第71-74页 |
| 第五章 总结与展望 | 第74-76页 |
| 参考 文献 | 第76-81页 |
| 攻读硕士学位期间取得的研究成果 | 第81-82页 |
| 致谢 | 第82-83页 |
| 附件 | 第83页 |
