| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第1章 绪论 | 第9-16页 |
| ·研究意义和背景 | 第9-10页 |
| ·国内外研究状况 | 第10-13页 |
| ·国外研究状况 | 第10-12页 |
| ·国内研究状况 | 第12-13页 |
| ·本文所做工作 | 第13-14页 |
| ·本章小结 | 第14-16页 |
| 第2章 FPGA 可重构技术 | 第16-26页 |
| ·可重构的 FPGA 架构 | 第16-20页 |
| ·Altera Stratix III 逻辑资源 | 第18-19页 |
| ·Xilinx Virtex-5 逻辑资源 | 第19-20页 |
| ·配置 FPGA 设备 | 第20-21页 |
| ·加载（下载）配置文件 | 第21-22页 |
| ·加载全局可重构的配置文件 | 第21页 |
| ·加载部分可重构的配置文件 | 第21-22页 |
| ·FPGA 重构时间 | 第22-23页 |
| ·FPGA 计算机辅助设计 | 第23-25页 |
| ·逻辑综合（Logic Synthesis） | 第24页 |
| ·打包（Packing） | 第24页 |
| ·布局（Placement） | 第24-25页 |
| ·时序分析（Timing Analysis） | 第25页 |
| ·路由（Routing） | 第25页 |
| ·本章小结 | 第25-26页 |
| 第3章 FPGA 可重构划分与调度算法 | 第26-42页 |
| ·FPGA 可重构划分算法的研究 | 第26-32页 |
| ·FPGA 可重构划分算法及其实现 | 第26-28页 |
| ·一种基于独立集的 FPGA 动态可重构任务布局算法 | 第28-31页 |
| ·实验 | 第31-32页 |
| ·FPGA 可重构调度算法的研究 | 第32-41页 |
| ·FPGA 架构约束 | 第35页 |
| ·FPGA 重构时延模型 | 第35页 |
| ·动态可重构系统时延模型 | 第35-37页 |
| ·最短关键路径算法 | 第37-38页 |
| ·实验 | 第38-41页 |
| ·本章小结 | 第41-42页 |
| 第4章 FPGA 低功耗的研究 | 第42-58页 |
| ·FPGA 低功耗研究背景及意义 | 第42-43页 |
| ·FPGA 功耗 | 第43页 |
| ·FPGA 动态功耗 | 第43页 |
| ·FPGA 静态功耗 | 第43页 |
| ·FPGA 低功耗技术 | 第43-46页 |
| ·Clock gating 技术 | 第44页 |
| ·Clock scaling 技术 | 第44-45页 |
| ·减少 SRAM 功耗技术 | 第45-46页 |
| ·FGPA 可重构技术降低功耗的研究 | 第46-54页 |
| ·FPGA 功耗模型 | 第47-48页 |
| ·低功耗调度算法 | 第48-52页 |
| ·实验 | 第52-54页 |
| ·软件实现 | 第54-56页 |
| ·本章小结 | 第56-58页 |
| 第5章 总结与展望 | 第58-60页 |
| 参考文献 | 第60-63页 |
| 已经发表相关领域的论文 | 第63-64页 |
| 致谢 | 第64页 |