| 摘要 | 第1-3页 |
| Abstract | 第3-5页 |
| 目录 | 第5-7页 |
| 1 绪论 | 第7-17页 |
| ·数字光通信系统 | 第7-8页 |
| ·光纤通信中引入编译码技术的必要性 | 第8-10页 |
| ·光纤通信的特点 | 第8-9页 |
| ·光纤通信中发生误码的主要机理 | 第9-10页 |
| ·信道编译码技术及其发展 | 第10-11页 |
| ·多元 LDPC 码的光通信应用 | 第11-12页 |
| ·多元 LDPC 码的发展及研究现状 | 第12-15页 |
| ·多元 LDPC 码的提出及发展 | 第12-13页 |
| ·多元 LDPC 的优势和国内外应用动态 | 第13-14页 |
| ·多元 LDPC 码的研究现状 | 第14-15页 |
| ·论文的课题意义及结构安排 | 第15-17页 |
| ·本论文的课题意义 | 第15-16页 |
| ·论文的结构安排 | 第16-17页 |
| 2 多元 LDPC 码基本理论和编码方案 | 第17-26页 |
| ·多元 LDPC 码的认识 | 第17页 |
| ·多元 LDPC 码的表示方式 | 第17-20页 |
| ·多元 LDPC 码的矩阵表示 | 第17-18页 |
| ·多元 LDPC 码的 Tanner 图表示 | 第18-19页 |
| ·多元 LDPC 码的度分布表示 | 第19-20页 |
| ·多元 LDPC 码校验矩阵的构造 | 第20-21页 |
| ·Gallager 构造法 | 第20页 |
| ·Mackay 构造法 | 第20-21页 |
| ·多元 LDPC 码的编码方法 | 第21-23页 |
| ·高斯消元编码方法 | 第21-22页 |
| ·系统编码方法 | 第22页 |
| ·三角分解编码方法 | 第22-23页 |
| ·多元 LDPC 码与二元 LDPC 码比较 | 第23-25页 |
| ·等价性分析 | 第23-24页 |
| ·性能比较 | 第24-25页 |
| ·本章小结 | 第25-26页 |
| 3 多元 LDPC 码的译码算法 | 第26-44页 |
| ·多元 LDPC 码 BP 译码算法 | 第26-29页 |
| ·多元 LDPC 码对数域 BP 译码算法 | 第29-32页 |
| ·多元 LDPC 码最小和译码算法 | 第32-33页 |
| ·多元 LDPC 码最小最大译码算法 | 第33-34页 |
| ·多元 LDPC 码的串行最小最大译码算法 | 第34-35页 |
| ·基于变量加权的多元 LDPC 码串行最小最大译码算法 | 第35-36页 |
| ·多元 LDPC 码译码性能仿真 | 第36-42页 |
| ·仿真环境简介 | 第36页 |
| ·码长与多元 LDPC 码误比特性能的关系 | 第36-37页 |
| ·迭代次数与多元 LDPC 码误比特性能的关系 | 第37-38页 |
| ·基于变量加权串行最小最大译码算法校正因子的选取 | 第38-40页 |
| ·多元 LDPC 码译码算法比较 | 第40-42页 |
| ·本章小结 | 第42-44页 |
| 4 多元 LDPC 码典型译码算法的 FPGA 设计 | 第44-64页 |
| ·FPGA 及设计语言介绍 | 第44-47页 |
| ·FPGA 基本构成 | 第44页 |
| ·Verilog HDL 语言介绍 | 第44-45页 |
| ·基于 Verilog 的数字电路系统设计流程 | 第45-47页 |
| ·量化分析 | 第47页 |
| ·信息存储 | 第47-49页 |
| ·变量节点的信息存储 | 第47-48页 |
| ·校验节点的信息存储 | 第48-49页 |
| ·转换信息的存储 | 第49页 |
| ·FPGA 译码器的三种结构 | 第49-51页 |
| ·译码器的 FPGA 设计 | 第51-63页 |
| ·译码器整体架构 | 第51-53页 |
| ·多元 LDPC 码译码器的时序设计 | 第53-56页 |
| ·多元 LDPC 码初始化控制时序设计 | 第56-57页 |
| ·多元 LDPC 码校验节点更新时序设计 | 第57-59页 |
| ·多元 LDPC 码变量节点更新时序设计 | 第59-61页 |
| ·校验节点运算单元 | 第61页 |
| ·变量节点运算单元 | 第61-62页 |
| ·译码器的译码信息输出 | 第62页 |
| ·译码器性能分析 | 第62-63页 |
| ·本章小结 | 第63-64页 |
| 总结展望 | 第64-65页 |
| 参考文献 | 第65-67页 |