| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 1 绪论 | 第8-15页 |
| ·数字通信系统和信道编码理论 | 第8-11页 |
| ·数字通信系统 | 第8-9页 |
| ·数字通信系统主要性能指标 | 第9-10页 |
| ·信道编码理论及其发展 | 第10-11页 |
| ·LDPC 码的研究历程和现状 | 第11-14页 |
| ·LDPC 码的提出及研究价值 | 第11-12页 |
| ·LDPC 码国内外应用动态 | 第12-13页 |
| ·LDPC 码亟待解决的问题 | 第13-14页 |
| ·论文的各章节安排及内容 | 第14-15页 |
| 2 LDPC 码的基本原理和编码方案 | 第15-34页 |
| ·LDPC 码概述 | 第15-20页 |
| ·线性分组码 | 第15页 |
| ·LDPC 码的定义 | 第15-16页 |
| ·LDPC 码的表示方法 | 第16-19页 |
| ·规则 LDPC 码和非规则 LDPC 码 | 第19-20页 |
| ·LDPC 码的编码方案 | 第20-24页 |
| ·常规直接编码方案——高斯消去法 | 第20-21页 |
| ·近似下三角形式的 RU 编码 | 第21-24页 |
| ·LDPC 码的几种构造方法 | 第24-29页 |
| ·规则 LDPC 码的 Gallager 构造方案 | 第24-25页 |
| ·规则 LDPC 码的 Mackay，Neal 方案 | 第25-26页 |
| ·PEG 构造法 | 第26-27页 |
| ·校验矩阵的有限几何构造法 | 第27-28页 |
| ·基于置换矩阵的准循环 LDPC 码构造法 | 第28-29页 |
| ·基于 RS 码构造的 LDPC 码 | 第29页 |
| ·多元 LDPC 码与二元 LDPC 码性能比较分析 | 第29-33页 |
| ·多元 LDPC 码与二元 LDPC 码的构建 | 第29-30页 |
| ·LDPC 码多元矩阵与二元矩阵之间的联系 | 第30-32页 |
| ·多元 LDPC 码与二元 LDPC 码性能比较 | 第32-33页 |
| ·本章小结 | 第33-34页 |
| 3 LDPC 码译码算法性能研究 | 第34-54页 |
| ·LDPC 码硬判决译码算法 | 第34-41页 |
| ·比特翻转译码算法(BF) | 第34-36页 |
| ·加权比特翻转(WBF)译码算法 | 第36-38页 |
| ·改进的加权比特翻转(IWBF)算法 | 第38-39页 |
| ·基于多个比特翻转的改进 IWBF 译码算法 | 第39页 |
| ·LDPC 码硬判决译码算法基于误码率与译码复杂度的分析 | 第39-41页 |
| ·LDPC 码软判决译码算法 | 第41-47页 |
| ·置信传播算法(BP) | 第41-42页 |
| ·概率 BP 译码算法 | 第42-44页 |
| ·对数域上的置信传播（LLR-BP）算法 | 第44-47页 |
| ·对 LLR-BP 算法的改进 | 第47-52页 |
| ·仿真结果 | 第50-52页 |
| ·本章小结 | 第52-54页 |
| 4 基于 FPGA 的 LDPC 码译码器的设计 | 第54-67页 |
| ·FPGA 开发平台及设计流程 | 第54-58页 |
| ·FPGA 概述 | 第54-55页 |
| ·FPGA 器件选择 | 第55-57页 |
| ·verilog HDL 硬件描述语言简介 | 第57页 |
| ·FPGA 设计流程 | 第57-58页 |
| ·LDPC 码译码器的 FPGA 实现的整体设计 | 第58-60页 |
| ·LDPC 码译码模块各功能模块设计 | 第60-64页 |
| ·数据顺序重组模块 | 第60-61页 |
| ·变量节点处理模块 | 第61页 |
| ·校验节点处理模块 | 第61-62页 |
| ·码字校验模块 | 第62-63页 |
| ·控制信号模块 | 第63-64页 |
| ·译码器设计流程图及时序仿真 | 第64-66页 |
| ·本章小结 | 第66-67页 |
| 5 总结与展望 | 第67-68页 |
| ·总结全文 | 第67页 |
| ·展望 | 第67-68页 |
| 参考文献 | 第68-70页 |
