数字阵列雷达DBF处理器的设计与系统测试
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 1 绪论 | 第7-11页 |
| ·研究背景 | 第7-8页 |
| ·DBF处理器国内外研究动态 | 第8-9页 |
| ·本文主要工作及论文结构 | 第9-11页 |
| 2 DBF处理器的设计与数字阵列雷达系统集成 | 第11-21页 |
| ·DBF处理器设计 | 第11-15页 |
| ·DBF处理器架构 | 第11-12页 |
| ·高速收发模块设计 | 第12-14页 |
| ·S_RapidIO接口设计 | 第14-15页 |
| ·数字阵列雷达系统的集成 | 第15-19页 |
| ·数字阵列雷达的系统组成 | 第15-19页 |
| ·数字阵列雷达系统的工作流程 | 第19页 |
| ·本章小结 | 第19-21页 |
| 3 DBF处理器的FPGA程序设计 | 第21-40页 |
| ·DBF处理器功能与工作流程 | 第21-22页 |
| ·DBF处理器FPGA程序实现框架 | 第22-24页 |
| ·光纤接口数据帧格式定义 | 第24-26页 |
| ·FPGA主要功能模块设计 | 第26-39页 |
| ·数据流收发控制模块 | 第26-27页 |
| ·预处理指令模块 | 第27-32页 |
| ·数字波束形成模块 | 第32-36页 |
| ·发射波束权值控制模块 | 第36-37页 |
| ·波束指向控制模块 | 第37页 |
| ·基带快拍数据采集模块 | 第37页 |
| ·波束形成数据汇总模块 | 第37-39页 |
| ·本章小结 | 第39-40页 |
| 4 DBF处理器性能测试与系统联调 | 第40-51页 |
| ·DBF处理器性能测试 | 第40-47页 |
| ·同时接收多波束方向图测试方法 | 第40-41页 |
| ·方向图测试结果 | 第41-46页 |
| ·接收波束扫描功能测试方法 | 第46页 |
| ·接收波束扫描测试结果 | 第46-47页 |
| ·系统联调测试 | 第47-49页 |
| ·系统联调测试方法 | 第47-48页 |
| ·系统联合测试流程 | 第48页 |
| ·系统联调测试结果 | 第48-49页 |
| ·本章小结 | 第49-51页 |
| 5 总结与展望 | 第51-52页 |
| 致谢 | 第52-53页 |
| 参考文献 | 第53-55页 |
