用于高速流水线模数转换器的延迟锁相环的研究与设计
| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-7页 |
| 第一章 绪论 | 第7-15页 |
| ·课题研究背景与意义 | 第7页 |
| ·国内外锁相技术的发展与现状 | 第7-8页 |
| ·延迟锁相环研究进展 | 第8-14页 |
| ·论文工作及章节安排 | 第14-15页 |
| 第二章 流水线模数转换器(ADC)的基本理论 | 第15-21页 |
| ·ADC 的分类 | 第15-16页 |
| ·逐次逼近式 ADC | 第15-16页 |
| ·ADC | 第16页 |
| ·流水线 ADC 的发展 | 第16-18页 |
| ·全并行 ADC | 第16-17页 |
| ·两步式 ADC | 第17-18页 |
| ·流水线 ADC | 第18页 |
| ·流水线 ADC 的基本结构 | 第18-19页 |
| ·本章小结 | 第19-21页 |
| 第三章 锁相环与延迟锁相环技术 | 第21-37页 |
| ·锁相环的基本原理及结构 | 第21-25页 |
| ·鉴相器 | 第21-23页 |
| ·环路滤波器 | 第23-24页 |
| ·压控振荡器 | 第24-25页 |
| ·电荷泵锁相环 | 第25-29页 |
| ·电荷泵锁相环的基本结构 | 第25-26页 |
| ·电荷泵锁相环数学模型分析 | 第26-29页 |
| ·延迟锁相环基本原理 | 第29-32页 |
| ·延迟锁相环基本结构 | 第29-31页 |
| ·延迟锁相环数学模型分析 | 第31页 |
| ·DLL 与 PLL 对比 | 第31-32页 |
| ·抖动的基本理论 | 第32-35页 |
| ·相位噪声与抖动的基本定义 | 第32-33页 |
| ·时钟抖动的分类 | 第33-34页 |
| ·延迟锁相环中的时钟抖动 | 第34-35页 |
| ·不同架构的延迟锁相环对比 | 第35-36页 |
| ·本章小结 | 第36-37页 |
| 第四章 数字延迟锁相环的设计 | 第37-53页 |
| ·DLL 在 ADC 中的作用及其性能指标 | 第37页 |
| ·数字 DLL 的总体结构与原理 | 第37-38页 |
| ·各功能模块电路设计 | 第38-48页 |
| ·数字延迟线 | 第38-39页 |
| ·时钟分频电路 | 第39-40页 |
| ·鉴相器 | 第40-42页 |
| ·9 位加/减计数器 | 第42-47页 |
| ·相位运算电路 | 第47-48页 |
| ·DLL 正确锁定原理 | 第48-51页 |
| ·DLL 锁定过程检测机制 | 第48-50页 |
| ·DLL 锁定过程算法流程 | 第50-51页 |
| ·本章小结 | 第51-53页 |
| 第五章 DLL 仿真结果与分析 | 第53-59页 |
| ·DLL 各功能模块电路仿真 | 第53-55页 |
| ·数字延迟线仿真 | 第53页 |
| ·时钟分频电路仿真 | 第53-54页 |
| ·鉴相器仿真 | 第54-55页 |
| ·9 位加/减计数器仿真 | 第55页 |
| ·DLL 锁定过程仿真 | 第55-56页 |
| ·DLL 抖动性能仿真 | 第56页 |
| ·DLL 性能分析 | 第56-57页 |
| ·本章小结 | 第57-59页 |
| 第六章 总结与展望 | 第59-61页 |
| 致谢 | 第61-62页 |
| 参考文献 | 第62-65页 |
| 附录：作者在攻读硕士学位期间发表的论文 | 第65页 |
