高速信号采集板卡设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 引言 | 第8-11页 |
| ·课题意义及来源 | 第8页 |
| ·国内外相关课题的发展趋势 | 第8-9页 |
| ·课题的任务及本文的结构安排 | 第9-11页 |
| 第二章 系统方案与总体设计 | 第11-25页 |
| ·设计指标 | 第11页 |
| ·各项指标分析与方案制定 | 第11-23页 |
| ·模拟信号调理通道方案 | 第12-16页 |
| ·信号采集通道方案 | 第16-19页 |
| ·数据存储方案 | 第19-22页 |
| ·总线传输方案 | 第22页 |
| ·系统其它部分采用方案 | 第22-23页 |
| ·系统整体规划 | 第23-25页 |
| 第三章 系统硬件实现 | 第25-53页 |
| ·原理图设计实现 | 第25-46页 |
| ·模拟信号调理通道设计 | 第25-32页 |
| ·信号采集通道设计 | 第32-37页 |
| ·数字逻辑总控单元设计 | 第37-39页 |
| ·数据存储单元设计 | 第39-40页 |
| ·总线接口单元设计 | 第40-44页 |
| ·电源模块设计 | 第44-46页 |
| ·其他模块设计 | 第46页 |
| ·PCB设计实现 | 第46-53页 |
| ·PCB布局 | 第46-49页 |
| ·PCB布线 | 第49-53页 |
| 第四章 系统逻辑实现 | 第53-73页 |
| ·系统总体逻辑设计 | 第53-54页 |
| ·初始化逻辑单元设计 | 第54-55页 |
| ·数据通道逻辑设计 | 第55-56页 |
| ·DDR2 SDRAM控制器逻辑设计 | 第56-63页 |
| ·DDR2 SDRAM控制器IP的例化 | 第56-62页 |
| ·DDR2 SDRAM控制器本地信号的使用 | 第62-63页 |
| ·PCI本地总线接口译码逻辑设计 | 第63-71页 |
| ·PCI局部总线简介 | 第63-66页 |
| ·PCI本地总线接口译码逻辑的实现 | 第66-71页 |
| ·系统逻辑实现总结 | 第71-73页 |
| 第五章 系统调试与测试 | 第73-91页 |
| ·系统调试 | 第73-87页 |
| ·模拟信号调理通道调试 | 第74-78页 |
| ·采样时钟通道调试 | 第78-79页 |
| ·FPGA系统调试 | 第79-80页 |
| ·DDR2 SDRAM接口调试 | 第80-82页 |
| ·PCI接口调试 | 第82-86页 |
| ·AD采样调试 | 第86-87页 |
| ·系统测试 | 第87-91页 |
| ·模拟信号调理通道测试数据 | 第87-89页 |
| ·采样时钟通道测试数据 | 第89-91页 |
| 第六章 总结 | 第91-93页 |
| 致谢 | 第93-94页 |
| 参考文献 | 第94-96页 |
| 攻硕期间取得成果 | 第96-97页 |
| 附录 | 第97页 |
