基于FPGA的多路视频采集并行技术的研究
| 摘要 | 第1-10页 |
| ABSTRACT | 第10-12页 |
| 第一章 绪论 | 第12-18页 |
| ·课题背景、目的和意义 | 第12-14页 |
| ·国内外研究动态 | 第14-15页 |
| ·论文的组织结构 | 第15-16页 |
| ·论文的主要研究成果 | 第16-18页 |
| 第二章 FPGA 开发关键技术及硬件选型 | 第18-28页 |
| ·FPGA 技术 | 第18-25页 |
| ·FPGA 简介 | 第18页 |
| ·FPGA 的基本结构及工作原理 | 第18-22页 |
| ·FPGA 开发基本流程 | 第22-25页 |
| ·Verilog 硬件描述语言介绍 | 第25页 |
| ·FPGA 开发工具介绍 | 第25-26页 |
| ·Xilinx ISE 软件介绍 | 第26页 |
| ·Modelsim 介绍 | 第26页 |
| ·系统芯片选型 | 第26-28页 |
| ·FPGA 芯片选型 | 第27页 |
| ·模拟视频解码芯片选型 | 第27-28页 |
| 第三章 视频技术设计理论 | 第28-36页 |
| ·视频信号概述 | 第28页 |
| ·视频采集设备 | 第28-29页 |
| ·彩色电视制式及视频形成原理 | 第29-30页 |
| ·彩色电视制式 | 第29-30页 |
| ·视频形成原理 | 第30页 |
| ·数字视频信号 | 第30-36页 |
| ·数字视频信号格式 | 第31页 |
| ·色彩编码 | 第31-32页 |
| ·ITU–R BT.656 标准 | 第32-36页 |
| 第四章 四路视频采集设计与实现 | 第36-70页 |
| ·视频采集系统架构 | 第36-38页 |
| ·课题总体设计 | 第36-37页 |
| ·FPGA 视频采集系统框图和总体设计 | 第37-38页 |
| ·IIC 接口控制模块的设计实现 | 第38-46页 |
| ·IIC 概述 | 第38-40页 |
| ·模数转换解码芯片TVP5154 芯片 | 第40-41页 |
| ·TVP5154 芯片寄存器功能简介 | 第41-43页 |
| ·TVP5154 芯片的IIC 配置模块设计 | 第43-46页 |
| ·BT.656 解码模块设计 | 第46-53页 |
| ·连续视频流的识别 | 第46-48页 |
| ·ITU-R BT.656 解码模块的设计 | 第48-50页 |
| ·ITU-R BT.656 解码模块的实现 | 第50-53页 |
| ·视频帧缓存模块设计实现 | 第53-58页 |
| ·视频缓存存储器选型 | 第53-54页 |
| ·SDRAM 存取设计实现 | 第54-57页 |
| ·乒乓操作控制视频缓存设计 | 第57-58页 |
| ·视频图像去噪处理模块 | 第58-65页 |
| ·图像滤波方法选择 | 第58-61页 |
| ·快速中值滤波算法 | 第61-62页 |
| ·快速中值滤波算法的FPGA 实现 | 第62-65页 |
| ·视频大小选择模块 | 第65-66页 |
| ·视频大小选择模块设计 | 第65-66页 |
| ·视频大小选择模块实现 | 第66页 |
| ·通信模块 | 第66-70页 |
| ·视频流格式转换设计与实现 | 第66-70页 |
| 第五章 结束语 | 第70-72页 |
| ·全文总结 | 第70页 |
| ·工作展望 | 第70-72页 |
| 致谢 | 第72-74页 |
| 参考文献 | 第74-78页 |
| 附录 | 第78页 |
| 一、在校期间发表的学术论文 | 第78页 |
| 二、在校期间参加的项目 | 第78页 |
| 三、在校期间获奖情况 | 第78页 |
