面向全景视觉的多路视频采集处理系统研究与实现
| 致谢 | 第1-6页 |
| 中文摘要 | 第6-7页 |
| ABSTRACT | 第7-8页 |
| 序 | 第8-12页 |
| 1 绪论 | 第12-18页 |
| ·课题研究的背景 | 第12-13页 |
| ·面向全景视觉的多路视频采集和处理系统介绍 | 第13-16页 |
| ·全景视觉多路视频采集和处理系统简介 | 第13-14页 |
| ·多路视频采集处理系统的国内外现状 | 第14-16页 |
| ·本文的主要工作 | 第16-17页 |
| ·论文的组织结构 | 第17-18页 |
| 2 系统方案论证 | 第18-30页 |
| ·方案概述 | 第18-20页 |
| ·系统指标 | 第18页 |
| ·方案选择 | 第18-20页 |
| ·FPGA芯片选择 | 第20页 |
| ·FPGA设计介绍 | 第20-27页 |
| ·FPGA设计原则 | 第20-21页 |
| ·硬件描述语言Verilog简介 | 第21-22页 |
| ·QuartusⅡ软件开发平台 | 第22-24页 |
| ·SignalTapⅡ内嵌式逻辑分析仪 | 第24-27页 |
| ·系统可行性分析 | 第27-28页 |
| ·系统数据量分析 | 第27-28页 |
| ·系统实时性分析 | 第28页 |
| ·本章小结 | 第28-30页 |
| 3 多路视频采集和处理系统的FPGA实现 | 第30-64页 |
| ·系统的总体设计 | 第30页 |
| ·视频采集模块 | 第30-38页 |
| ·电视标准介绍 | 第31-33页 |
| ·模拟视频解码器TVP5150 | 第33-34页 |
| ·TVP5150电路设计 | 第34页 |
| ·ITU-R BT.601/656标准介绍 | 第34-37页 |
| ·ITU-R BT.656数字解码器 | 第37-38页 |
| ·视频缓存模块 | 第38-51页 |
| ·SDRAM结构介绍 | 第39-40页 |
| ·SDRAM的工作时序 | 第40-44页 |
| ·SDRAM控制器控制器的设计 | 第44-51页 |
| ·视频去隔行模块 | 第51-56页 |
| ·隔行技术 | 第51-55页 |
| ·去隔行技术FPGA实现 | 第55-56页 |
| ·YUV到RGB的转换 | 第56-59页 |
| ·颜色空间介绍 | 第56-58页 |
| ·YUV到RGB的转换 | 第58-59页 |
| ·VGA显示控制模块 | 第59-63页 |
| ·VGA接口介绍 | 第59-60页 |
| ·FPGA实现VGA时序控制 | 第60-63页 |
| ·本章小结 | 第63-64页 |
| 4 缩放引擎设计 | 第64-76页 |
| ·图像缩放介绍 | 第64-65页 |
| ·缩放算法 | 第65-70页 |
| ·最邻近插值 | 第65-66页 |
| ·双线性插值 | 第66-68页 |
| ·三次插值算法 | 第68-70页 |
| ·实时缩放引擎的FPGA实现 | 第70-75页 |
| ·最近邻插值算法的FPGA实现 | 第70-72页 |
| ·双线性插值算法 | 第72-75页 |
| ·本章小结 | 第75-76页 |
| 5 系统集成与测试 | 第76-82页 |
| ·TVP5150扩展板电路调试 | 第76-77页 |
| ·系统调试与验证 | 第77-80页 |
| ·本章小结 | 第80-82页 |
| 6 设计总结展望 | 第82-84页 |
| ·全文工作总结 | 第82-83页 |
| ·研究展望 | 第83-84页 |
| 参考文献 | 第84-86页 |
| 作者简历 | 第86-90页 |
| 学位论文数据集 | 第90页 |
