基于FPGA的硬件网络信息过滤系统的设计与实现
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第1章 绪论 | 第8-15页 |
| ·课题背景 | 第8-11页 |
| ·防火墙技术和内容过滤技术概要 | 第8-10页 |
| ·硬件网络信息过滤系统的实现方式 | 第10-11页 |
| ·国内外研究进展 | 第11-12页 |
| ·国内研究进展 | 第11-12页 |
| ·国外研究进展 | 第12页 |
| ·硬件网络信息过滤系统的结构 | 第12-14页 |
| ·硬件网络信息过滤系统的拓扑结构 | 第12-13页 |
| ·硬件网络信息过滤系统的物理结构 | 第13-14页 |
| ·本文主要内容 | 第14-15页 |
| 第2章 硬件网络信息过滤系统功能分析与结构设计 | 第15-23页 |
| ·吞吐率的问题 | 第15-19页 |
| ·过滤分步骤进行的必要性 | 第15-16页 |
| ·硬件网络信息过滤系统的步骤策略 | 第16-19页 |
| ·硬件网络信息过滤系统的功能分析 | 第19-21页 |
| ·硬件网络信息过滤系统的结构设计 | 第21-22页 |
| ·本章小结 | 第22-23页 |
| 第3章 访问控制逻辑的设计 | 第23-47页 |
| ·规则表的设计 | 第23-36页 |
| ·设计规则表需考虑的问题 | 第23-30页 |
| ·规则表的接口设计 | 第30-31页 |
| ·规则表的操作流程 | 第31-36页 |
| ·状态表的设计 | 第36-46页 |
| ·设计状态表需考虑的问题 | 第37-42页 |
| ·状态表的接口设计 | 第42-43页 |
| ·状态表的操作流程 | 第43-46页 |
| ·本章小结 | 第46-47页 |
| 第4章 内容过滤逻辑的设计 | 第47-57页 |
| ·单元过滤模块的设计 | 第47-51页 |
| ·基于状态机设计的合理性 | 第47-48页 |
| ·状态机输入的半字节方案 | 第48-49页 |
| ·状态机的最终定型 | 第49-51页 |
| ·伺服器的双缓冲方案 | 第51-52页 |
| ·内容过滤的并发设计—伺服器阵列 | 第52-56页 |
| ·伺服器阵列的概念 | 第52-53页 |
| ·伺服器阵列的实现 | 第53-55页 |
| ·伺服器阵列的配置 | 第55-56页 |
| ·本章小结 | 第56-57页 |
| 第5章 硬件网络信息过滤系统的实现与验证 | 第57-70页 |
| ·规则表模块的功能验证 | 第58-62页 |
| ·仿真波形 | 第59-60页 |
| ·综合结果 | 第60-62页 |
| ·状态表模块的功能验证 | 第62-65页 |
| ·仿真波形 | 第63-65页 |
| ·综合结果 | 第65页 |
| ·伺服器输入数据的双缓冲池的功能验证 | 第65-68页 |
| ·仿真波形 | 第66-67页 |
| ·综合结果 | 第67-68页 |
| ·伺服器阵列模块的功能验证 | 第68-69页 |
| ·仿真波形 | 第68-69页 |
| ·综合结果 | 第69页 |
| ·本章小结 | 第69-70页 |
| 结论 | 第70-71页 |
| 参考文献 | 第71-75页 |
| 哈尔滨工业大学硕士学位论文原创性声明 | 第75页 |
| 哈尔滨工业大学硕士学位论文使用授权书 | 第75页 |
| 哈尔滨工业大学硕士学位涉密论文管理 | 第75-76页 |
| 致谢 | 第76页 |
