| 独创性声明 | 第1-5页 |
| 中文摘要 | 第5-7页 |
| 英文摘要 | 第7-9页 |
| 目录 | 第9-12页 |
| 第一章 引言 | 第12-26页 |
| 1．1 课题来源及研究意义 | 第12-14页 |
| 1．2 Si／SiGe器件的主要研究方向和国内外研究动态 | 第14-25页 |
| 1．2．1 Si／SiGe异质结材料特性及载流子输运理论 | 第15-17页 |
| 1．2．2 Si／SiGe异质材料生长方面 | 第17-18页 |
| 1．2．3 SiGe-MODFET和CMOSFET设计、制备方面 | 第18-21页 |
| 1．2．4 SiGe-HBT | 第21-23页 |
| 1．2．5 SiGe光电子器件 | 第23-24页 |
| 1．2．6 动态小结 | 第24-25页 |
| 1．3 论文内容安排 | 第25-26页 |
| 第二章 Si／SiGe材料、异质结的基本性质 | 第26-43页 |
| 2．1 Si、Ge体材料的基本物理性质 | 第26-27页 |
| 2．2 Si、Ge、SiGe合金体材料、薄膜的能带结构 | 第27-34页 |
| 2．2．1 Si、Ge体材料的能带结构 | 第27-29页 |
| 2．2．2 Si_（1-x）Ge_x合金的物理性质 | 第29-34页 |
| 2．3 Si／SiGe异质结的基本特性 | 第34-35页 |
| 2．4 二维电子／空穴气及Si／SiGe超晶格 | 第35-43页 |
| 2．4．1 二维电子／空穴气 | 第35-40页 |
| 2．4．2 Si／SiGe半导体超晶格 | 第40-43页 |
| 第三章 Si／SiGe异质结p-MOSFET优化设计 | 第43-80页 |
| 3．1 Si／SiGe-MOS／MODFET概述 | 第43-44页 |
| 3．2 Si／SiGe异质结界面的能带突变量与能带图 | 第44-55页 |
| 3．2．1 Si／SiGe异质结的能带突变量 | 第45-49页 |
| 3．2．2 Si／SiGe异质结能带图 | 第49-55页 |
| 3．3 Si／SiGe异质结p-MOSFET的优化设计 | 第55-71页 |
| 3．3．1 器件结构 | 第56页 |
| 3．3．2 器件模拟与参数优化 | 第56-65页 |
| 3．3．3 器件模拟结果 | 第65-67页 |
| 3．3．4 实验结果及讨论 | 第67-71页 |
| 3．4 Si／SiGe-p-MODFET器件优化设计 | 第71-73页 |
| 3．4．1 调制掺杂层的厚度及浓度 | 第71-72页 |
| 3．4．2 间隔层厚度 | 第72-73页 |
| 3．5 器件结构的改进 | 第73-74页 |
| 3．6 空穴面密度解析模型研究 | 第74-77页 |
| 3．6．1 引言 | 第74页 |
| 3．6．2 模型推导 | 第74-76页 |
| 3．6．3 结果与讨论 | 第76-77页 |
| 3．7 研究展望 | 第77-80页 |
| 第四章 Si／SiGe异质结双极晶体管的优化设计 | 第80-99页 |
| 4．1 Si／SiGe异质结双极晶体管概述 | 第80页 |
| 4．2 Si／SiGe HBT器件基本结构与原理 | 第80-82页 |
| 4．2．1 Si／SiGe HBT发射结注入效率及增益β | 第81-82页 |
| 4．2．2 Si／SiGe-HBT的频率特性 | 第82页 |
| 4．3 基区不均匀掺杂对渡越时间的影响 | 第82-85页 |
| 4．4 基区复合对SiGe-HBT共射极电流增益的影响 | 第85-88页 |
| 4．4．1 器件模型 | 第85页 |
| 4．4．2 器件结构及掺杂分布 | 第85页 |
| 4．4．3 模拟结果 | 第85-86页 |
| 4．4．4 SiGe-HBT基极电流增大的原因 | 第86-87页 |
| 4．4．5 降低SiGe-HBT基极电流的措施 | 第87-88页 |
| 4．5 异质结势垒效应（HBE） | 第88-91页 |
| 4．5．1 异质结势垒的产生及势垒高度模型 | 第88-89页 |
| 4．5．2 Si／SiGe／Si-HBT在大电流下存在HBE时的基区渡越时间 | 第89-90页 |
| 4．5．3 Si／SiGe／Si-HBT在CB结存在HBE时的电流增益 | 第90页 |
| 4．5．4 SUSiGe-HBT在大电流下的截止频率f_T | 第90-91页 |
| 4．5．5 不同温度下，寄生势垒高度和集电极电流密度J_C的关系 | 第91页 |
| 4．5．6 不同温度下HBE对基区渡越时间τ_b的影响 | 第91页 |
| 4．5．7 不同温度下HBE对电流增益β的影响 | 第91页 |
| 4．6 SiGe-HBT的优化设计 | 第91-94页 |
| 4．6．1 基区的纵向优化设计 | 第92-93页 |
| 4．6．2 发射区的纵向设计 | 第93-94页 |
| 4．6．3 集电区的纵向设计 | 第94页 |
| 4．6．4 器件的横向结构尺寸设计 | 第94页 |
| 4．7 SiGe HBT的制备 | 第94-99页 |
| 4．7．1 器件结构及参数的优化 | 第95-96页 |
| 4．7．2 实验、测试与讨论 | 第96-99页 |
| 第五章 器件制备关键工艺技术研究 | 第99-122页 |
| 5．1 异质材料外延生长技术 | 第99-108页 |
| 5．1．1 分子束外延法（MBE）简介 | 第99-100页 |
| 5．1．2 外延生长温度 | 第100-101页 |
| 5．1．3 外延SiGe赝晶薄膜的临界厚度 | 第101-102页 |
| 5．1．4 SiGe合金薄膜应力的释放 | 第102-103页 |
| 5．1．5 Ge原子的表面偏析 | 第103-105页 |
| 5．1．6 分子束外延工艺过程 | 第105-108页 |
| 5．2 应变Si／SiGe薄膜热稳定性研究； | 第108-111页 |
| 5．2．1 实验 | 第108-109页 |
| 5．2．2 测试 | 第109页 |
| 5．2．3 结果与分析 | 第109-111页 |
| 5．3 MOSFET栅介质制备工艺 | 第111-118页 |
| 5．3．1 等离子化学汽相淀积（PECVD） | 第111-114页 |
| 5．3．2 低温湿氧热氧化制备SiO_2薄栅介质 | 第114-117页 |
| 5．3．3 氧化工艺小结 | 第117-118页 |
| 5．4 实验版图设计方法 | 第118-122页 |
| 5．4．1 基本思路 | 第118页 |
| 5．4．2 版图的合成 | 第118-122页 |
| 第六章 结论 | 第122-125页 |
| 6．1 Si／SiGe-p-MOSFET优化设计 | 第122-123页 |
| 6．2 空穴面密度的模型推导 | 第123页 |
| 6．3 Si／SiGe-HBT的优化设计 | 第123页 |
| 6．4 关键工艺研究 | 第123-125页 |
| 参考文献 | 第125-132页 |
| 致谢 | 第132-133页 |
| 个人简历 | 第133页 |
