基于FPGA的数字中频扩频收发机的研究与实现
| 致谢 | 第1-6页 |
| 中文摘要 | 第6-7页 |
| ABSTRACT | 第7-13页 |
| 1 绪论 | 第13-17页 |
| ·课题研究的目的与意义 | 第13-14页 |
| ·扩频通信技术的发展历史及现状 | 第14-15页 |
| ·作者在论文中的主要工作 | 第15-17页 |
| 2 数字中频扩频收发系统的总体介绍 | 第17-29页 |
| ·数字中频系统的整体方案 | 第17-22页 |
| ·扩频码的简单介绍 | 第17-20页 |
| ·QPSK调制方式 | 第20页 |
| ·加扰和解扰 | 第20-22页 |
| ·发射系统的设计方案及FPGA的实现 | 第22-27页 |
| ·基带处理单元 | 第22-25页 |
| ·频带处理单元 | 第25-27页 |
| ·接收系统的设计方案及FPGA的实现 | 第27-29页 |
| ·差分解码器 | 第27-28页 |
| ·同步系统 | 第28-29页 |
| 3 基于FPGA的同步技术的研究与实现 | 第29-61页 |
| ·载波同步方案 | 第29-30页 |
| ·Costas载波同步算法的理论研究 | 第30-32页 |
| ·数字Costas环路的基本原理 | 第30-31页 |
| ·数字环路滤波器的基本原理 | 第31-32页 |
| ·Costas载波同步算法的FPGA实现 | 第32-40页 |
| ·数字下变频 | 第33-36页 |
| ·均值抽取 | 第36-37页 |
| ·误差检测估计 | 第37-38页 |
| ·环路滤波器 | 第38-40页 |
| ·载波同步资源占用情况 | 第40页 |
| ·符号同步方案 | 第40-41页 |
| ·基于2倍符号采样的前馈定时算法的理论研究 | 第41-47页 |
| ·定时算法的理论研究 | 第41-44页 |
| ·CORDIC算法简介 | 第44-46页 |
| ·内插滤波器 | 第46-47页 |
| ·基于2倍符号采样的前馈定时算法的FPGA实现 | 第47-54页 |
| ·定时估计部分的FPGA实现 | 第49-53页 |
| ·定时补偿单元的FPGA实现 | 第53-54页 |
| ·符号同步资源占用情况 | 第54页 |
| ·扩频码同步算法的理论研究 | 第54-57页 |
| ·扩频码的捕获 | 第55-56页 |
| ·扩频码的同步跟踪 | 第56-57页 |
| ·扩频码同步的FPGA实现 | 第57-61页 |
| ·扩频码同步各模块的设计 | 第57-59页 |
| ·扩频码同步资源占用情况 | 第59-61页 |
| 4 系统仿真与测试 | 第61-75页 |
| ·硬件平台介绍 | 第61-68页 |
| ·发射机的硬件平台简介 | 第61-64页 |
| ·接收机的硬件平台简介 | 第64-67页 |
| ·外部滤波电路板简介 | 第67-68页 |
| ·仿真与测试结果 | 第68-75页 |
| ·测试方案 | 第68页 |
| ·仿真与测试结果 | 第68-75页 |
| 5 结论 | 第75-77页 |
| 参考文献 | 第77-79页 |
| 附录 A | 第79-83页 |
| 作者简历 | 第83-87页 |
| 学位论文数据集 | 第87页 |
