| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 引言 | 第9-13页 |
| ·选题的背景及意义 | 第9-10页 |
| ·低功耗SRAM的研究现状 | 第10-11页 |
| ·论文的主要内容和组织结构 | 第11-13页 |
| 第二章 SRAM概述 | 第13-36页 |
| ·SRAM的系统构架 | 第13-18页 |
| ·存储阵列 | 第14-16页 |
| ·行和列译码 | 第16页 |
| ·列预充电路 | 第16-17页 |
| ·灵敏放大器 | 第17页 |
| ·控制逻辑 | 第17-18页 |
| ·SRAM的基本操作 | 第18-20页 |
| ·读操作 | 第18-19页 |
| ·写操作 | 第19-20页 |
| ·SRAM的静态噪声容限 | 第20-24页 |
| ·静态噪声容限的定义 | 第20-21页 |
| ·静态噪声容限的公式推导 | 第21-24页 |
| ·功耗分析 | 第24-32页 |
| ·功耗的来源 | 第24-29页 |
| ·功耗的表示方法 | 第29-30页 |
| ·功耗分析流程 | 第30-32页 |
| ·低功耗设计主流技术介绍 | 第32-36页 |
| ·门控时钟 | 第32-34页 |
| ·采用多种电源电压供电(Multi-V_(DD)) | 第34-35页 |
| ·多阈值(Multi-V_T) | 第35-36页 |
| 第三章 低功耗SRAM的电路设计与实现 | 第36-48页 |
| ·SRAM的功耗分配 | 第36-37页 |
| ·分块设计 | 第37-38页 |
| ·字线分割(DWL) | 第38-39页 |
| ·位线分割 | 第39页 |
| ·字线脉冲 | 第39-40页 |
| ·分级译码 | 第40-45页 |
| ·预充电路 | 第45-46页 |
| ·I/O总线输出 | 第46-48页 |
| 第四章 灵敏放大器的设计 | 第48-57页 |
| ·灵敏放大器的介绍 | 第48-49页 |
| ·灵敏放大器的分类 | 第49-57页 |
| ·电压型灵敏放大器 | 第49-51页 |
| ·电流型灵敏放大器 | 第51-53页 |
| ·灵敏放大器的工作过程 | 第53-54页 |
| ·时序控制部分 | 第54-55页 |
| ·仿真结果 | 第55-57页 |
| 第五章 1Mx8 SRAM的整体仿真 | 第57-65页 |
| ·1kx8 SRAM的整体结构及仿真结果 | 第57-61页 |
| ·电路结构 | 第57-58页 |
| ·仿真结果 | 第58-60页 |
| ·噪声容限仿真 | 第60-61页 |
| ·Mx8 SRAM的整体仿真 | 第61-65页 |
| ·电路搭建 | 第61-63页 |
| ·整体仿真 | 第63-65页 |
| 第六章 结论 | 第65-67页 |
| 致谢 | 第67-68页 |
| 参考文献 | 第68-71页 |
| 攻硕期间取得的研究成果 | 第71页 |