| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第一章 绪论 | 第8-10页 |
| 第一节 概述 | 第8页 |
| 第二节 模数转换概述及发展趋势 | 第8-9页 |
| 第三节 本论文的研究意义及论文的组织 | 第9-10页 |
| 第二章 数据转换系统与指标体系 | 第10-27页 |
| 第一节 概述 | 第10-12页 |
| 第二节 ADC的性能指标 | 第12-19页 |
| ·微分非线性（DNL） | 第13-14页 |
| ·积分非线性（INL） | 第14-15页 |
| ·失调误差（Offset Error） | 第15页 |
| ·增益误差（Gain Error） | 第15-17页 |
| ·信噪比（SNR） | 第17页 |
| ·信号与噪声加谐波失真比（SNDR） | 第17-18页 |
| ·有效位（ENOB） | 第18页 |
| ·总谐波失真（THD） | 第18页 |
| ·无杂散动态范围（SFDR） | 第18-19页 |
| ·小结 | 第19页 |
| 第三节 高速ADC的结构 | 第19-24页 |
| ·全并行模数转换（Flash ADC） | 第20-21页 |
| ·分段结构模数转换器（Subranging ADC） | 第21页 |
| ·多级结构（Multistep ADC） | 第21-22页 |
| ·流水线结构（Pipeline ADC） | 第22-23页 |
| ·折叠结构（Folding ADC） | 第23-24页 |
| ·小结 | 第24页 |
| 第四节 高速数据转换器设计存在的问题 | 第24-27页 |
| ·时间误差（Timing Error） | 第24-25页 |
| ·失真误差（Distortion Error） | 第25-27页 |
| 第三章 6 比特超高速全并行ADC设计 | 第27-45页 |
| 第一节 概述 | 第27页 |
| 第二节 系统模块设计 | 第27-45页 |
| ·参考电压生成电路 | 第28-31页 |
| ·ACLC模块设计 | 第31-39页 |
| ·数字编码电路设计 | 第39-44页 |
| ·输出缓冲器设计 | 第44页 |
| ·小结 | 第44-45页 |
| 第四章 电路的仿真与测试 | 第45-65页 |
| 第一节 电路的前仿真 | 第45-51页 |
| ·概述 | 第45-47页 |
| ·电路仿真形式 | 第47-48页 |
| ·系统仿真结果 | 第48-50页 |
| ·小结 | 第50-51页 |
| 第二节 电路的版图 | 第51-58页 |
| ·概述 | 第51页 |
| ·版图设计的考虑因素 | 第51-52页 |
| ·ADC版图设计 | 第52-57页 |
| ·小结 | 第57-58页 |
| 第三节 电路的后仿真 | 第58-61页 |
| ·后仿真结果 | 第58-60页 |
| ·小结 | 第60-61页 |
| 第四节 数据转换系统的测试 | 第61-65页 |
| ·测试环境 | 第61-62页 |
| ·测试方案 | 第62页 |
| ·芯片的测试 | 第62-64页 |
| ·下一步的工作 | 第64-65页 |
| 第五章 总结 | 第65-66页 |
| 致谢 | 第66-67页 |
| 参考文献 | 第67-69页 |