| 目录 | 第1-8页 |
| 第一章 绪论 | 第8-13页 |
| ·问题引入及研究意义 | 第8-9页 |
| ·片上可编程系统(SOPC)发展状况 | 第9-10页 |
| ·MIL-STD-1553B总线 | 第10-11页 |
| ·星载大容量存储系统 | 第11页 |
| ·论文内容和组织安排 | 第11-13页 |
| 第二章 Virtex-II Pro FPGA 及其开发 | 第13-19页 |
| ·Virtex-II Pro FPGA 的结构及特点 | 第13-14页 |
| ·PowerPC405 处理器硬核简介 | 第14-15页 |
| ·CoreConnect 总线架构 | 第15页 |
| ·开发工具与开发流程简介 | 第15-18页 |
| ·EDK 概述 | 第16页 |
| ·系统描述文件 | 第16-17页 |
| ·EDK 开发流程简述 | 第17-18页 |
| ·本章小结 | 第18-19页 |
| 第三章 FPGA 硬件系统设计 | 第19-29页 |
| ·硬件层次结构概述 | 第19-20页 |
| ·系统地址分配 | 第20页 |
| ·各IP 核信号(接口)详述 | 第20-27页 |
| ·处理器系统部分 | 第21-25页 |
| ·总线部分 | 第25页 |
| ·片上 BRAM 部分 | 第25-26页 |
| ·外设 IP 核部分 | 第26-27页 |
| ·本章小结 | 第27-29页 |
| 第四章 应用外设IP 核设计 | 第29-47页 |
| ·FPGA 外部芯片简介 | 第29-36页 |
| ·1553B远置终端(RT)协议芯片简介 | 第29-32页 |
| ·Flash Memory 芯片简介 | 第32-36页 |
| ·用户IP 核的结构层次与实现方法 | 第36-39页 |
| ·用户IP 核的结构层次 | 第36-37页 |
| ·用户IP 核的实现方法 | 第37-39页 |
| ·用户IP 核mycore 和myflash 的实现 | 第39-45页 |
| ·用户IP 核mycore 的实现 | 第39-42页 |
| ·用户IP 核myflash 的实现 | 第42-45页 |
| ·本章小结 | 第45-47页 |
| 第五章 SOPC 应用软件设计 | 第47-67页 |
| ·软件开发环境简介 | 第47-49页 |
| ·库文件产生器(libgen) | 第47页 |
| ·编译工具(GNU Compiler Tools) | 第47-48页 |
| ·调试工具(GDB、XMD) | 第48-49页 |
| ·1553B总线通讯(RT-BC)应用软件开发 | 第49-56页 |
| ·应用软件概述 | 第49页 |
| ·主程序设计 | 第49-50页 |
| ·65170 的初始化 | 第50-52页 |
| ·中断服务程序 | 第52-53页 |
| ·其它子程序 | 第53-56页 |
| ·Flash Memory 存储控制应用软件开发 | 第56-65页 |
| ·UART 应用程序设计 | 第56-58页 |
| ·Flash Memory 应用程序设计 | 第58-65页 |
| ·本章小结 | 第65-67页 |
| 第六章 SOPC 应用的设计验证 | 第67-73页 |
| ·设计验证方案 | 第67-69页 |
| ·Virtex-II Pro 开发板 | 第67-68页 |
| ·应用扩展板简介 | 第68-69页 |
| ·设计验证结果及分析 | 第69-72页 |
| ·设计验证结果 | 第69-71页 |
| ·验证结果分析 | 第71-72页 |
| ·本章小结 | 第72-73页 |
| 第七章 总结和展望 | 第73-75页 |
| 参考文献 | 第75-77页 |
| 发表论文 | 第77-78页 |
| 致谢 | 第78页 |
