32bit DCT/IDCT IP软核设计
| 致谢 | 第1-6页 |
| 中文摘要 | 第6-7页 |
| ABSTRACT | 第7-10页 |
| 1 引言 | 第10-14页 |
| ·研究背景和意义 | 第10-11页 |
| ·国内外研究情况 | 第11-12页 |
| ·本论文研究内容 | 第12-14页 |
| 2 离散余弦变换算法及已有方案 | 第14-24页 |
| ·DCT算法介绍 | 第14-18页 |
| ·维DCT算法介绍 | 第18-20页 |
| ·有实现方案 | 第20-22页 |
| ·基于分配算法的DCT结构 | 第20-21页 |
| ·基于脉动阵列的DCT结构 | 第21页 |
| ·基于乘法器的DCT结构 | 第21-22页 |
| ·基于CORDIC运算方法的DCT结构 | 第22页 |
| ·其他DCT结构 | 第22页 |
| ·本章小结 | 第22-24页 |
| 3 EDA设计方法介绍 | 第24-40页 |
| ·EDA简介 | 第24-25页 |
| ·Verilog语言介绍 | 第25-26页 |
| ·FPGA结构和特点 | 第26-28页 |
| ·FPGA设计流程及方法 | 第28-30页 |
| ·全定制综合流程及方法 | 第30-40页 |
| 4 二维DCT软核设计 | 第40-52页 |
| ·模块结构划分 | 第40-42页 |
| ·C模型建立和精度仿真 | 第42-47页 |
| ·DCT软核设计 | 第47-51页 |
| ·串并转换模块 | 第47-48页 |
| ·一维DCT模块 | 第48-49页 |
| ·存储器模块 | 第49-50页 |
| ·整体结构设计 | 第50-51页 |
| ·本章小结 | 第51-52页 |
| 5 二维DCT验证及应用实例 | 第52-66页 |
| ·功能仿真 | 第52-57页 |
| ·串并转换模块 | 第52-53页 |
| ·一维DCT模块 | 第53-54页 |
| ·存储器模块 | 第54-55页 |
| ·整体仿真 | 第55-57页 |
| ·基于FPGA实现 | 第57-64页 |
| ·FPGA平台介绍 | 第57页 |
| ·约束设置 | 第57-58页 |
| ·综合结果 | 第58-59页 |
| ·全定制设计实现 | 第59-60页 |
| ·读入设计及环境设定 | 第60页 |
| ·约束设计 | 第60-61页 |
| ·综合结果 | 第61-64页 |
| ·时序仿真及结果分析 | 第64-65页 |
| ·本章小结 | 第65-66页 |
| 6 结论 | 第66-68页 |
| 参考文献 | 第68-70页 |
| 作者简历 | 第70-74页 |
| 学位论文数据集 | 第74页 |
