| 第一章 引言 | 第1-13页 |
| ·研究背景 | 第10-11页 |
| ·本文研究内容及意义 | 第11页 |
| ·本文章节内容安排 | 第11-13页 |
| 第二章 直接数字频率合成器的基本理论 | 第13-31页 |
| ·DDS的工作原理 | 第13-16页 |
| ·DDS的特点 | 第16-18页 |
| ·DDS的输出信号频谱特性分析 | 第18-27页 |
| ·理想参数波形DDS的输出信号频谱分析 | 第18-20页 |
| ·实际参数波形DDS的输出信号频谱分析 | 第20-27页 |
| ·改善DDS输出频谱质量的方法 | 第27-31页 |
| ·压缩ROM容量，增大有效寻址为数 | 第27-28页 |
| ·修正频率控制字 | 第28页 |
| ·扰码注入技术对杂散的抑制 | 第28-31页 |
| 第三章 锁相环频率合成基本理论 | 第31-50页 |
| ·PLL的组成 | 第31-35页 |
| ·鉴相器(PD) | 第31-32页 |
| ·环路滤波器(LPF) | 第32-34页 |
| ·电压控制振荡器(VCO) | 第34-35页 |
| ·环路的相位数学模型和基本方程 | 第35-36页 |
| ·PLL的跟踪性能 | 第36-39页 |
| ·锁相环的线性相位模型和传递函数 | 第36-38页 |
| ·理想二阶环对输入暂态信号的响应 | 第38页 |
| ·锁相环的非线性跟踪 | 第38-39页 |
| ·PLL的捕获性能 | 第39-40页 |
| ·捕获过程 | 第39页 |
| ·捕获时间 | 第39-40页 |
| ·PLL的噪声性能 | 第40-47页 |
| ·相位噪声的一般概念 | 第41页 |
| ·锁相环对输入白高斯噪声的滤波特性 | 第41-43页 |
| ·锁相环对压控振荡器相位噪声的线性过滤 | 第43-44页 |
| ·环路的噪声来源及对各类噪声的线性过滤 | 第44-46页 |
| ·环路带宽的最佳选择 | 第46-47页 |
| ·锁相环的几个重要性能参数 | 第47-50页 |
| ·锁相环路的等效噪声带宽 | 第47-48页 |
| ·锁相环的稳定余量 | 第48-49页 |
| ·锁相环的超调量和调节时间 | 第49-50页 |
| 第四章 DDS激励PLL频率合成器的系统分析 | 第50-64页 |
| ·DDS+PLL 频率合成技术概述 | 第50-52页 |
| ·DDS激励PLL的锁相频率合成方案 | 第50-51页 |
| ·PLL内插DDS的组合方案 | 第51-52页 |
| ·DDS激励 PLL频率合成的基本原理 | 第52-53页 |
| ·DDS+PLL频率合成器的杂散抑制 | 第53-57页 |
| ·无相位舍位下 DDS+PLL 的杂散抑制度 | 第54-55页 |
| ·DDS+PLL系统工程应用杂散频谱分析 | 第55-57页 |
| ·DDS+PLL系统对PLL 鉴相频率 的杂散抑制 | 第57页 |
| ·DDS+PLL的噪音性能分析 | 第57-64页 |
| ·DDS的输出噪声特性 | 第59页 |
| ·参考源对PLL输出杂散和相位噪声影响的分析 | 第59-62页 |
| ·DDS+PLL频率合成器的工程设计考虑 | 第62-64页 |
| 第五章 频率合成器单元电路选择 | 第64-72页 |
| ·DDS芯片AD9850的工作原路及应用 | 第64-69页 |
| ·AD9850基本工作原理 | 第64-66页 |
| ·AD9850的控制方式 | 第66-67页 |
| ·AD9850主要性能 | 第67页 |
| ·AD9850的引脚功能 | 第67页 |
| ·AD9850应用考虑 | 第67-69页 |
| ·锁相环频率合成器芯片PE3236工作原理及应用 | 第69-72页 |
| ·PE3236基本结构概述 | 第69-70页 |
| ·PE3236基本功能概述 | 第70-71页 |
| ·PE3236的主要技术指标 | 第71-72页 |
| 第六章 C波段频率合成器的电路设计与实现 | 第72-109页 |
| ·频率综合源原理框图及工作原理 | 第72-73页 |
| ·频率综合源概述 | 第72页 |
| ·模块工作原理 | 第72-73页 |
| ·DDS单元模块的电路设计与实现 | 第73-84页 |
| ·DDS模块主要战术技术指标 | 第73-74页 |
| ·DDS芯片及参数选择 | 第74-75页 |
| ·DDS模块电路方案设计 | 第75-76页 |
| ·DDS模块电路设计及参数计算 | 第76-78页 |
| ·单片机控制的100MHz直接数字频率合成器(DDS)电路设计 | 第78-80页 |
| ·晶体滤波器的设计 | 第80页 |
| ·放大器电路设计 | 第80-81页 |
| ·DDS 模块电磁兼容性考虑 | 第81页 |
| ·DDS 模块输出信号测试结果 | 第81-84页 |
| ·PLL本振模块电路设计与实现 | 第84-98页 |
| ·主要战术技术指标 | 第84-85页 |
| ·微波PLL本振模块方案拟定 | 第85页 |
| ·微波PLL本振环路电路设计及参数计算 | 第85-88页 |
| ·环路滤波器的设计 | 第88-91页 |
| ·环路稳定性分析 | 第91-93页 |
| ·微波VCO的设计 | 第93-94页 |
| ·微波本振模块的PCB板图设计 | 第94-96页 |
| ·微波本振模块的测试结果 | 第96-98页 |
| ·PLL 倍频模块电路设计与实现 | 第98-101页 |
| ·PLL倍频模块的主要技术指标 | 第98-99页 |
| ·PLL 倍频模块的电路方案拟定 | 第99页 |
| ·PLL倍频模块测试结果 | 第99-101页 |
| ·中心处理模块电路设计与实现 | 第101-109页 |
| ·单片机控制电路的硬件电路工作原理框图 | 第101-102页 |
| ·芯片选择及主要功能应用 | 第102-105页 |
| ·硬件电路设计与实现过程 | 第105-107页 |
| ·软件系统设计及实现 | 第107-109页 |
| 结束语 | 第109-110页 |
| 参考文献 | 第110-112页 |
| 致 谢 | 第112-113页 |
| 个人简介 | 第113页 |
| 撰写的学术论文 | 第113页 |