基于DDS的短波差分跳频频率合成器的研究与设计
| 中文摘要 | 第1-4页 |
| ABSTRACT | 第4-8页 |
| 第一章 绪论 | 第8-14页 |
| ·短波跳频通信的现状与发展 | 第8-9页 |
| ·差分跳频技术 | 第9-11页 |
| ·频率合成技术发展状况 | 第11-13页 |
| ·本论文的结构 | 第13-14页 |
| 第二章 频率合成技术 | 第14-26页 |
| ·频率合成的概念和主要性能指标 | 第14-15页 |
| ·主要频率合成技术 | 第15-24页 |
| ·直接式频率合成技术 | 第15-18页 |
| ·锁相环频率合成技术 | 第18-23页 |
| ·锁相环(PLL)的基本原理 | 第18-20页 |
| ·锁相环路的相位模型和动态方程 | 第20-21页 |
| ·锁相环路的性能分析 | 第21-22页 |
| ·基本锁相环频率合成 | 第22-23页 |
| ·直接数字频率合成技术 | 第23-24页 |
| ·各种频率合成技术的性能比较 | 第24-26页 |
| 第三章 DDS原理及频谱分析 | 第26-40页 |
| ·DDS简介 | 第26-27页 |
| ·DDS的基本原理 | 第27-28页 |
| ·DDS的结构[11,38] | 第28-31页 |
| ·相位累加器 | 第28-29页 |
| ·正弦查询表ROM | 第29-31页 |
| ·数模转换器DAC | 第31页 |
| ·理想情况下DDS的频谱分析 | 第31-33页 |
| ·DDS实际输出频谱分析 | 第33-40页 |
| ·相位截断误差分析[9, | 第33-37页 |
| ·幅度量化误差分析 | 第37页 |
| ·DAC非线性误差分析 | 第37-38页 |
| ·DDS的相位噪声分析 | 第38页 |
| ·其他噪声源带来的杂散 | 第38-39页 |
| ·改善杂散的方法 | 第39-40页 |
| 第四章 快速跳频频率合成器的设计 | 第40-49页 |
| ·改进的锁相环频率合成 | 第40-44页 |
| ·多环路频率合成器 | 第40-41页 |
| ·小数分频频率合成器 | 第41-42页 |
| ·自动扫描法 | 第42-43页 |
| ·粗调预置法 | 第43-44页 |
| ·直接数字频率合成 | 第44-45页 |
| ·DDS+PLL频率合成 | 第45-48页 |
| ·DDS激励PLL式频率合成器 | 第46-47页 |
| ·环外混频式频率合成器 | 第47页 |
| ·环内插DDS+PLL频率合成器 | 第47-48页 |
| ·快速跳频频率合成器的性能比较 | 第48-49页 |
| 第五章 短波差分跳频频率合成器的设计 | 第49-69页 |
| ·主要技术指标要求 | 第49页 |
| ·方案设计 | 第49-50页 |
| ·AD9852芯片介绍 | 第50-59页 |
| ·AD9852结构与性能分析 | 第50-52页 |
| ·AD9852工作模式和工作时序 | 第52-56页 |
| ·AD9852的编程模式 | 第56-59页 |
| ·并行编程模式 | 第56-57页 |
| ·串行编程模式 | 第57-59页 |
| ·AD9852与单片机的接口设计 | 第59-61页 |
| ·AD9852与单片机的并行接口 | 第59-60页 |
| ·AD9852与单片机的串行接口 | 第60-61页 |
| ·AD9852与DSP的接口设计 | 第61-64页 |
| ·逻辑电平转换电路的选择与设计 | 第64-65页 |
| ·参考时钟电路 | 第65页 |
| ·低通滤波器的设计 | 第65-66页 |
| ·电磁兼容设计 | 第66-67页 |
| ·控制器部分的抗干扰考虑 | 第66页 |
| ·接地 | 第66-67页 |
| ·去耦设计 | 第67页 |
| ·结果分析 | 第67-69页 |
| ·频率跳变速度分析 | 第67-68页 |
| ·输出波形分析 | 第68-69页 |
| 第六章 结束语 | 第69-70页 |
| 参考文献 | 第70-72页 |
| 发表论文和参加科研情况 | 第72-73页 |
| 致 谢 | 第73页 |
