摘要 | 第1-4页 |
Abstract | 第4-10页 |
1 绪论 | 第10-14页 |
·本课题的研究意义 | 第10-11页 |
·国内外研究现状 | 第11-12页 |
·研究思路 | 第12页 |
·本论文的所做的主要工作 | 第12页 |
·本论文的结构 | 第12-14页 |
2 FPGA技术及Altera Stratix FPGA | 第14-23页 |
·引言 | 第14页 |
·可编程逻辑器件简介 | 第14-15页 |
·Altera Stratix FPGA芯片的结构和特点 | 第15-18页 |
·器件概述 | 第15页 |
·平面布局和设计原则 | 第15-16页 |
·互连线资源、逻辑阵列块(LAB)和逻辑单元(LE) | 第16-17页 |
·内嵌RAM块 | 第17页 |
·时钟网络和锁相环(PLL) | 第17页 |
·DSP块 | 第17页 |
·I/O结构 | 第17页 |
·高速差分I/O的应用 | 第17-18页 |
·FPGA的设计流程 | 第18-20页 |
·未来FPGA技术展望 | 第20-22页 |
·下一代可编程逻辑器件硬件上的四大发展趋势 | 第20-21页 |
·下一代EDA软件设计方法发展趋势 | 第21-22页 |
·本章总结 | 第22-23页 |
3 FIR数字滤波器的原理及设计 | 第23-30页 |
·数字滤波器 | 第23页 |
·FIR滤波器的特点 | 第23页 |
·FIR数字滤波器基础 | 第23-24页 |
·FIR数字滤波器的基本结构 | 第24-27页 |
·FIR数字滤波器的设计 | 第27-29页 |
·本章总结 | 第29-30页 |
4 基于FPGA的FIR滤波器设计 | 第30-45页 |
·FPGA设计方法 | 第30页 |
·FIR滤波器设计流程 | 第30-31页 |
·FIR数字滤波器系数的计算 | 第31-33页 |
·FIR滤波器设计的总体结构 | 第33-34页 |
·基于乘累加FIR滤波器结构 | 第34-35页 |
·基于并行乘法器FIR滤波器结构 | 第35-37页 |
·基于分布式(DA)算法的FIR滤波器结构 | 第37-43页 |
·分布式算法原理 | 第37-39页 |
·DA算法的实现结构 | 第39-41页 |
·改进的DA解决方案 | 第41-43页 |
·三种滤波器实现方案总结 | 第43-44页 |
·本章总结 | 第44-45页 |
5 加法器和乘法器的设计与优化 | 第45-57页 |
·加法器 | 第45-49页 |
·半加器 | 第45页 |
·全加器 | 第45-46页 |
·行波进位加法器 | 第46-47页 |
·超前进位加法器 | 第47-48页 |
·流水结构加法器 | 第48页 |
·进位保留加法器(CSA) | 第48-49页 |
·多操作数加法优化 | 第49-52页 |
·二叉树 | 第49-50页 |
·Wallace树 | 第50-51页 |
·1比特多操作数加法树 | 第51-52页 |
·乘法器 | 第52-54页 |
·移位相加乘法器 | 第52页 |
·加法器树乘法器 | 第52-53页 |
·查找表乘法器 | 第53-54页 |
·混合乘法器 | 第54页 |
·乘法器的优化 | 第54-56页 |
·通过系数分解优化乘法器实现 | 第54页 |
·通过CSD编码优化乘法器实现 | 第54-55页 |
·简化加法器图 | 第55-56页 |
·本章总结 | 第56-57页 |
6 基于FPGA的128阶FIR数字滤波器设计实例 | 第57-67页 |
·整体设计思路 | 第58页 |
·基于乘累加结构的FIR滤波器 | 第58-60页 |
·设计思路 | 第58-59页 |
·滤波器系统性能 | 第59页 |
·仿真验证 | 第59-60页 |
·基于并行乘法器结构的FIR滤波器 | 第60-63页 |
·设计思路 | 第60-61页 |
·滤波器系统性能 | 第61页 |
·仿真验证 | 第61-63页 |
·基于分布式算法的FIR滤波器 | 第63-66页 |
·设计思路 | 第63页 |
·滤波器系统性能 | 第63-64页 |
·仿真验证 | 第64-66页 |
·本章总结 | 第66-67页 |
7 总结 | 第67-68页 |
致谢 | 第68-69页 |
参考文献 | 第69-72页 |
附录 | 第72页 |