| 摘要 | 第1-4页 |
| ABSTRACT | 第4-8页 |
| 1 绪论 | 第8-14页 |
| ·引言 | 第8页 |
| ·电子式互感器 | 第8-10页 |
| ·IEC61850 标准简介 | 第10-11页 |
| ·合并单元的研究现状 | 第11-12页 |
| ·合并单元的研究意义 | 第12-13页 |
| ·课题来源及论文的主要工作 | 第13-14页 |
| 2 合并单元的分析与研究 | 第14-27页 |
| ·引言 | 第14页 |
| ·合并单元的定义 | 第14-15页 |
| ·合并单元的通信特点 | 第15页 |
| ·合并单元的功能及结构 | 第15-19页 |
| ·数据接收模块 | 第16-17页 |
| ·数据处理模块 | 第17-18页 |
| ·数据输出模块 | 第18-19页 |
| ·IEC 60044-8 与IEC61850-9 对合并单元的规定 | 第19-26页 |
| ·IEC60044-8 对合并单元的要求 | 第19-22页 |
| ·IEC61850-9 对合并单元的要求 | 第22-26页 |
| ·结论 | 第26-27页 |
| 3 合并单元信息模型的构建 | 第27-34页 |
| ·引言 | 第27页 |
| ·合并单元的信息模型 | 第27-32页 |
| ·信息模型构建的一般原则 | 第27-28页 |
| ·合并单元的信息模型 | 第28-31页 |
| ·合并单元抽象通信服务接口 | 第31-32页 |
| ·合并单元映射的实现 | 第32-33页 |
| ·结论 | 第33-34页 |
| 4 合并单元的数据接收模块 | 第34-53页 |
| ·引言 | 第34页 |
| ·FPGA 的应用 | 第34-37页 |
| ·曼码解码 | 第37-39页 |
| ·曼码解码模块的实现 | 第37页 |
| ·曼彻斯特码的特点 | 第37-38页 |
| ·接收起始位的识别 | 第38页 |
| ·解码电路的设计 | 第38-39页 |
| ·循环冗余码CRC 校验 | 第39-42页 |
| ·工作原理 | 第39-41页 |
| ·CRC 校验电路的设计 | 第41-42页 |
| ·串并转换 | 第42页 |
| ·数据排序模块FIFO | 第42-44页 |
| ·数据同步 | 第44-52页 |
| ·用线性插值算法来实现各路模拟量的同步采样 | 第45页 |
| ·用同步采样信号来实现各路模拟量的同步采样 | 第45-46页 |
| ·合并单元同步功能的实现 | 第46-52页 |
| ·结论 | 第52-53页 |
| 5 合并单元的数据输出模块 | 第53-66页 |
| ·引言 | 第53页 |
| ·硬件结构的设计 | 第53-56页 |
| ·嵌入式微处理器53C4480X | 第54页 |
| ·以太网模块 | 第54-56页 |
| ·嵌入式开发工具Embest IDE | 第56-57页 |
| ·软件设计 | 第57-62页 |
| ·硬件的初始化 | 第57-60页 |
| ·数据的发送 | 第60-62页 |
| ·数据输出模块实验与验证 | 第62-65页 |
| ·数据传输实验设计 | 第62-63页 |
| ·数据传输实验结果分析 | 第63-65页 |
| ·结论 | 第65-66页 |
| 6 结论 | 第66-67页 |
| ·结论 | 第66页 |
| ·展望 | 第66-67页 |
| 致谢 | 第67-68页 |
| 参考文献 | 第68-71页 |
| 附录 | 第71-72页 |