基于TS201的图像信息处理机硬件设计
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第1章 绪论 | 第8-12页 |
| ·课题背景 | 第8-9页 |
| ·课题相关技术的发展现状 | 第9-11页 |
| ·通用并行信息处理技术 | 第9-10页 |
| ·FPGA 和可重构技术 | 第10页 |
| ·标准系统总线 | 第10-11页 |
| ·论文的研究内容 | 第11-12页 |
| 第2章 图像信息处理机结构选择与设计 | 第12-18页 |
| ·DSP 芯片选型 | 第12-13页 |
| ·FPGA 芯片选型 | 第13-14页 |
| ·CPCI 桥接方案选择 | 第14-15页 |
| ·系统整体结构方案的确定 | 第15-17页 |
| ·本章小结 | 第17-18页 |
| 第3章 图像信息处理机系统硬件设计 | 第18-48页 |
| ·并行处理结构设计 | 第18-25页 |
| ·共享总线接口设计 | 第18-20页 |
| ·存储器设计 | 第20-23页 |
| ·链路口设计 | 第23-25页 |
| ·FPGA 电路设计 | 第25-36页 |
| ·DDR2 SDRAM 接口设计 | 第26-31页 |
| ·RocketIO 接口设计 | 第31-34页 |
| ·FPGA 配置和引导设计 | 第34-36页 |
| ·CPCI 桥接电路设计 | 第36-39页 |
| ·系统时钟设计 | 第39-40页 |
| ·系统电源设计 | 第40-46页 |
| ·系统功耗估计 | 第41-43页 |
| ·电源电路设计 | 第43-46页 |
| ·处理机性能指标和技术特点 | 第46-47页 |
| ·本章小结 | 第47-48页 |
| 第4章 信号完整性分析与设计 | 第48-66页 |
| ·叠层与布局设计 | 第48-55页 |
| ·DDR2 信号完整性设计 | 第55-59页 |
| ·DDR2 设计规则 | 第55-57页 |
| ·DDR2 后仿真分析 | 第57-59页 |
| ·LVDS 信号完整性设计 | 第59-63页 |
| ·LVDS 布线设计 | 第60-61页 |
| ·LVDS 后仿真分析 | 第61-63页 |
| ·背板连接器的选择 | 第63-65页 |
| ·本章小结 | 第65-66页 |
| 第5章 FPGA 的链路口数字设计 | 第66-74页 |
| ·FPGA 设计介绍 | 第66-68页 |
| ·开发流程 | 第66-67页 |
| ·FPGA 开发工具选择 | 第67-68页 |
| ·FPGA 链路口逻辑设计 | 第68-72页 |
| ·DDR 发送器 | 第69-70页 |
| ·DDR 接收器 | 第70-71页 |
| ·接收器动态时序 | 第71-72页 |
| ·本章小结 | 第72-74页 |
| 结论 | 第74-76页 |
| 参考文献 | 第76-78页 |
| 攻读硕士学位期间所发表的学术论文 | 第78-79页 |
| 致谢 | 第79页 |
