干涉比相法瞬时测频技术研究
| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 1 绪论 | 第8-11页 |
| ·引言 | 第8页 |
| ·研究背景及意义 | 第8-9页 |
| ·国内外研究状况 | 第9-10页 |
| ·论文的内容安排 | 第10-11页 |
| 2 干涉比相法瞬时测频技术与系统方案 | 第11-21页 |
| ·干涉比相法瞬时测频技术 | 第11-16页 |
| ·基本原理 | 第11-13页 |
| ·相位信息的提取 | 第13-15页 |
| ·不模糊带宽 | 第15-16页 |
| ·干涉比相法瞬时测频的优缺点 | 第16页 |
| ·方案的选择 | 第16-20页 |
| ·系统指标要求 | 第16页 |
| ·方案比较 | 第16-19页 |
| ·方案选择 | 第19-20页 |
| ·小结 | 第20-21页 |
| 3 瞬时测频算法的FPGA实现 | 第21-51页 |
| ·FPGA与VHDL简介 | 第21-22页 |
| ·FPGA内部各功能模块的划分 | 第22-26页 |
| ·时钟管理模块的设计与实现 | 第26-27页 |
| ·DCM主要功能 | 第26页 |
| ·DCM的结构 | 第26-27页 |
| ·FIFO模块的设计与实现 | 第27-33页 |
| ·FIFO的工作方式 | 第28页 |
| ·异步FIFO的优化 | 第28-31页 |
| ·异步FIFO的实现 | 第31-33页 |
| ·软件滤波模块的设计与实现 | 第33-36页 |
| ·滤波算法的选取 | 第33-35页 |
| ·算法的数据分析和优缺点 | 第35-36页 |
| ·CORDIC算法鉴相模块的设计与实现 | 第36-46页 |
| ·CORDIC算法求取相位原理 | 第36-38页 |
| ·CORDIC的两种实现结构 | 第38-39页 |
| ·相位的扩展 | 第39-40页 |
| ·CORDIC算法的数据表示方法 | 第40-41页 |
| ·算法的实现 | 第41-42页 |
| ·CORDIC算法的抗IQ信道失衡性能 | 第42-45页 |
| ·CORDIC算法的数据分析和误差分析 | 第45-46页 |
| ·ROM的设计与实现 | 第46-48页 |
| ·控制模块的设计与实现 | 第48-50页 |
| ·小结 | 第50-51页 |
| 4 FPGA功能仿真与系统误差分析 | 第51-60页 |
| ·FPGA中各模块的功能仿真 | 第51-55页 |
| ·DCM的功能仿真 | 第51页 |
| ·FIFO的功能仿真 | 第51-52页 |
| ·滤波算法的仿真 | 第52-53页 |
| ·CORDIC算法的功能仿真 | 第53页 |
| ·ROM模块的功能仿真 | 第53-54页 |
| ·控制模块的功能仿真 | 第54页 |
| ·FPGA的总体实现仿真 | 第54-55页 |
| ·系统的误差分析 | 第55-59页 |
| ·系统误差源分析 | 第55-57页 |
| ·测频精度分析 | 第57-59页 |
| ·测频时间分析 | 第59页 |
| ·小结 | 第59-60页 |
| 5 数字处理部分关键电路的设计 | 第60-69页 |
| ·电源模块设计 | 第60-61页 |
| ·ADC模块设计 | 第61-63页 |
| ·FPGA模块设计 | 第63-67页 |
| ·PROM芯片的选择及电路设计 | 第64-65页 |
| ·配置方式的选择 | 第65-66页 |
| ·全局时钟的选择 | 第66-67页 |
| ·PCB设计中注意的问题 | 第67页 |
| ·小结 | 第67-69页 |
| 6 总结 | 第69-70页 |
| 致谢 | 第70-71页 |
| 参考文献 | 第71-72页 |
