| 摘要 | 第10-12页 |
| Abstract | 第12-13页 |
| 第1章 绪论 | 第15-35页 |
| 1.1 研究背景 | 第15-22页 |
| 1.1.1 通用图形处理器的发展 | 第15-16页 |
| 1.1.2 通用图形处理器的微体系结构 | 第16-19页 |
| 1.1.3 通用图形处理器发展面临的性能瓶颈 | 第19-22页 |
| 1.2 国内外相关研究工作 | 第22-30页 |
| 1.2.1 针对分支转移的GPGPU线程调度 | 第23-26页 |
| 1.2.2 减少片上存储资源访问竞争的GPGPU线程调度 | 第26-29页 |
| 1.2.3 针对访存离散的GPGPU线程调度 | 第29页 |
| 1.2.4 优化GPGPU功耗的线程调度 | 第29-30页 |
| 1.3 本文研究的主要内容 | 第30-32页 |
| 1.4 本文的主要工作和创新 | 第32-33页 |
| 1.5 论文结构 | 第33-35页 |
| 第2章 基于两阶段同步的GPGPU线程块压缩调度优化 | 第35-51页 |
| 2.1 研究动机 | 第35-36页 |
| 2.2 基于重汇聚栈的分支转移控制 | 第36页 |
| 2.3 CAPRI机制的分析 | 第36-37页 |
| 2.4 两阶段同步的线程块压缩重组调度(TSTBC) | 第37-43页 |
| 2.4.1 线程块局部压缩重组 | 第38页 |
| 2.4.2 TSTBC的算法思想 | 第38-40页 |
| 2.4.3 TSTBC微体系结构 | 第40-42页 |
| 2.4.4 TSTBC与CAPRI的比较 | 第42页 |
| 2.4.5 硬件开销 | 第42-43页 |
| 2.5 实验及结果分析 | 第43-49页 |
| 2.5.1 实验方法 | 第43-44页 |
| 2.5.2 结果分析 | 第44-49页 |
| 2.6 本章小结 | 第49-51页 |
| 第3章 基于访存感知的TLP调节结合cache绕行机制 | 第51-70页 |
| 3.1 研究动机 | 第51-52页 |
| 3.2 应用程序cache敏感性分析 | 第52页 |
| 3.3 TLP对性能的影响 | 第52-54页 |
| 3.4 数据局部性分析 | 第54-56页 |
| 3.4.1 Warp内的数据局部性分析 | 第54-55页 |
| 3.4.2 Warp间的数据局部性分析 | 第55-56页 |
| 3.5 TLP调节结合cache绕行的实例分析 | 第56-57页 |
| 3.6 访存感知的TLP调节结合cache绕行机制(MATB) | 第57-65页 |
| 3.6.1 MATB机制 | 第58-60页 |
| 3.6.2 MATB微体系结构 | 第60-62页 |
| 3.6.3 MATB调度算法 | 第62-65页 |
| 3.6.4 硬件开销 | 第65页 |
| 3.7 实验及结果分析 | 第65-69页 |
| 3.7.1 实验方法 | 第65-66页 |
| 3.7.2 结果分析 | 第66-69页 |
| 3.8 本章小节 | 第69-70页 |
| 第4章 基于访存优先级的GPGPU线程调度优化 | 第70-91页 |
| 4.1 研究动机 | 第70-71页 |
| 4.2 应用程序warp间数据局部性分析 | 第71-72页 |
| 4.3 基于访存优先级调度的一个实例分析 | 第72-76页 |
| 4.4 基于访存优先级的线程调度(MPWS) | 第76-86页 |
| 4.4.1 MPWS机制 | 第76-78页 |
| 4.4.2 MPWS微体系结构 | 第78-82页 |
| 4.4.3 MPWS相关算法 | 第82-85页 |
| 4.4.4 开销 | 第85-86页 |
| 4.5 实验及结果分析 | 第86-90页 |
| 4.5.1 实验方法 | 第86页 |
| 4.5.2 结果分析 | 第86-90页 |
| 4.6 本章小结 | 第90-91页 |
| 第5章 结论与展望 | 第91-93页 |
| 5.1 工作总结 | 第91-92页 |
| 5.2 研究展望 | 第92-93页 |
| 参考文献 | 第93-101页 |
| 攻读博士学位期间发表的论文 | 第101-102页 |
| 攻读博士学位期间主持参与的科研项目 | 第102-103页 |
| 致谢 | 第103页 |
