摘要 | 第4-6页 |
Abstract | 第6-7页 |
目录 | 第8-10页 |
第一章 绪论 | 第10-18页 |
1.1 选题的背景和意义 | 第10-13页 |
1.1.1 空间辐射对器件的影响 | 第10-12页 |
1.1.2 COTS 器件的应用对星载计算机的影响 | 第12-13页 |
1.2 国内外研究现状 | 第13-16页 |
1.3 论文主要研究内容和创新点 | 第16页 |
1.4 论文主要章节安排 | 第16-18页 |
第二章 ARINC 659 总线特性研究 | 第18-33页 |
2.1 引言 | 第18-19页 |
2.2 ARINC 659 的容错机制 | 第19-24页 |
2.2.1 交叉检验容错机制 | 第19-22页 |
2.2.2 双机互锁容错机制 | 第22-23页 |
2.2.3 节点冗余容错机制 | 第23-24页 |
2.3 ARINC 659 的窗口规格 | 第24-31页 |
2.3.1 消息(Message)窗口 | 第24-26页 |
2.3.2 同步(Synchronization)和空闲(Idle) | 第26-31页 |
2.4 ARINC 659 的电气特性 | 第31页 |
2.5 小结 | 第31-33页 |
第三章 ARINC 659 总线片上系统结构设计 | 第33-50页 |
3.1 引言 | 第33页 |
3.2 总线系统研究与设计 | 第33-35页 |
3.2.1 ARINC 659 总线 SOC 方案 | 第33-34页 |
3.2.2 总线 SOC 工作方式 | 第34-35页 |
3.3 基于存储器的容错技术设计 | 第35-42页 |
3.3.1 EDAC 在存储器中的应用 | 第35-37页 |
3.3.2 EDAC 设计前端问题分析 | 第37-39页 |
3.3.3 EDAC 在 SOC 中实现 | 第39-42页 |
3.4 主控制器模块设计 | 第42-47页 |
3.4.1 接口控制器(BIU)模块 | 第42-45页 |
3.4.2 DW8051 处理器模块 | 第45-47页 |
3.5 总线控制器接口 | 第47-49页 |
3.5.1 处理器接口 | 第47-48页 |
3.5.2 外设接口 | 第48-49页 |
3.6 小结 | 第49-50页 |
第四章 ARINC 659 总线系统仿真 | 第50-61页 |
4.1 引言 | 第50页 |
4.2 仿真模型与交叉编译环境建立 | 第50-51页 |
4.3 上位机功能与通讯协议实现 | 第51-54页 |
4.3.1 协议格式与数据包 | 第52-53页 |
4.3.2 上位机协议流程设计 | 第53-54页 |
4.4 下位机功能与通讯协议实现 | 第54-55页 |
4.5 协议指令仿真 | 第55-58页 |
4.5.1 正常指令功能 | 第55-56页 |
4.5.2 指令的故障情况 | 第56-58页 |
4.6 状态切换仿真 | 第58-60页 |
4.7 小结 | 第60-61页 |
第五章 系统硬件电路设计与验证 | 第61-77页 |
5.1 引言 | 第61页 |
5.2 FPGA 系统硬件电路设计 | 第61-64页 |
5.2.1 FPGA 系统设计方案 | 第61-62页 |
5.2.2 FPGA 器件选型 | 第62-63页 |
5.2.3 存储器 SDRAM 电路 | 第63-64页 |
5.3 背板收发器硬件设计 | 第64-68页 |
5.3.1 背板收发器设计与优化 | 第64-67页 |
5.3.2 总线信号完整性 | 第67-68页 |
5.4 系统硬件平台验证 | 第68-73页 |
5.4.1 ARINC 659 调试环境的建立 | 第69页 |
5.4.2 远程调试系统结构 | 第69-71页 |
5.4.3 ARINC 659 总线硬件系统验证 | 第71-73页 |
5.5 基于 ARINC 659 的星载计算机 | 第73-76页 |
5.5.1 多冗余实时容错系统 | 第73-75页 |
5.5.2 分布式总线灵活配置 | 第75-76页 |
5.6 小结 | 第76-77页 |
第六章 总结与展望 | 第77-79页 |
6.1 工作总结 | 第77页 |
6.2 进一步研究计划 | 第77-79页 |
参考文献 | 第79-83页 |
致谢 | 第83-84页 |
附录:攻读硕士期间参加的项目及成果 | 第84页 |