| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-15页 |
| 1.1 论文的研究背景及意义 | 第10页 |
| 1.2 国内外研究现状 | 第10-13页 |
| 1.3 论文的主要研究工作 | 第13页 |
| 1.4 论文篇章结构 | 第13-14页 |
| 1.5 本章小结 | 第14-15页 |
| 第二章 低复杂度的功率放大器行为建模研究 | 第15-29页 |
| 2.1 功放非线性效应 | 第15-18页 |
| 2.1.1 幅度与相位变换特性 | 第15-16页 |
| 2.1.2 谐波失真 | 第16-17页 |
| 2.1.3 互调失真 | 第17-18页 |
| 2.2 宽带功放记忆效应 | 第18-20页 |
| 2.2.1 记忆效应的表现 | 第18-19页 |
| 2.2.2 记忆效应的产生 | 第19-20页 |
| 2.3 记忆功放的典型行为建模 | 第20-23页 |
| 2.3.1 Volterra模型 | 第20-21页 |
| 2.3.2 MP模型 | 第21页 |
| 2.3.3 Wiener模型 | 第21-22页 |
| 2.3.4 TNTB模型 | 第22-23页 |
| 2.4 基于LUT-MSMP模型的行为建模 | 第23-28页 |
| 2.4.1 LUT-MSMP行为模型 | 第23页 |
| 2.4.2 LUT-MSMP模型的静态特性提取方法 | 第23-25页 |
| 2.4.3 LUT-MSMP模型记忆特性提取方法 | 第25-26页 |
| 2.4.4 LUT-MSMP模型的对比验证 | 第26-28页 |
| 2.5 本章小结 | 第28-29页 |
| 第三章低复杂度的数字预失真技术研究 | 第29-41页 |
| 3.1 数字预失真系统基本架构设计 | 第29-30页 |
| 3.2 基于LUT-MSMP模型的数字预失真器设计 | 第30-33页 |
| 3.2.1 查找表模块设计 | 第30-32页 |
| 3.2.2 记忆多项式模块设计 | 第32-33页 |
| 3.3 适用于LUT-MSMP模型的学习结构设计 | 第33-37页 |
| 3.3.1 直接学习结构 | 第33-34页 |
| 3.3.2 间接学习结构 | 第34-35页 |
| 3.3.3 分步学习结构设计 | 第35-37页 |
| 3.4 适用于LUT-MSMP预失真器参数提取算法设计 | 第37-40页 |
| 3.4.1 基于最小二乘法(Least-Squares, LS)的参数提取算法 | 第37-38页 |
| 3.4.2 基于最小均方误差法(Least Mean Square, LMS)的参数提取算法 | 第38-40页 |
| 3.5 本章小结 | 第40-41页 |
| 第四章 数字预失真测试验证 | 第41-53页 |
| 4.1 数字预失真系统的SIMULINK建模 | 第41-47页 |
| 4.1.1 查找表的Simulink仿真 | 第41-42页 |
| 4.1.2 记忆多项式模块的Simulink仿真 | 第42-43页 |
| 4.1.3 预失真参数训练模块的Simulink仿真 | 第43-44页 |
| 4.1.4 数字预失真系统的Simulink整体仿真 | 第44-45页 |
| 4.1.5 预失真系统仿真结果 | 第45-47页 |
| 4.2 数字预失真系统的FPGA基带实现 | 第47-52页 |
| 4.2.1 系统设计工具和设计流程 | 第47-48页 |
| 4.2.2 数字预失真器电路设计 | 第48-52页 |
| 4.3 本章小结 | 第52-53页 |
| 第五章 总结与展望 | 第53-55页 |
| 5.1 论文工作总结 | 第53页 |
| 5.2 后续工作展望 | 第53-55页 |
| 参考文献 | 第55-58页 |
| 攻读硕士学位期间取得的研究成果 | 第58-59页 |
| 致谢 | 第59-60页 |
| 附件 | 第60页 |
