| 摘要 | 第4-5页 |
| abstract | 第5-6页 |
| 第一章 研究背景 | 第9-14页 |
| 1.1 论文研究背景及意义 | 第9-10页 |
| 1.2 国内外研究现状和发展趋势 | 第10-12页 |
| 1.3 论文主要研究内容与任务 | 第12-13页 |
| 1.4 本章小结 | 第13-14页 |
| 第二章 数据采集模块方案设计 | 第14-25页 |
| 2.1 设计功能和指标要求 | 第14-15页 |
| 2.2 数据采集模块的整体实现方案 | 第15-16页 |
| 2.3 数据采集模块硬件电路设计方案 | 第16-19页 |
| 2.4 高速接口数据协议分析及实现方案 | 第19-24页 |
| 2.4.1 PCIe接口实现方案 | 第19-22页 |
| 2.4.2 LAN接口实现方案 | 第22-24页 |
| 2.5 本章小结 | 第24-25页 |
| 第三章 数据采集模块硬件设计 | 第25-49页 |
| 3.1 数据采集板电路设计 | 第25-33页 |
| 3.1.1 数据采集电路设计 | 第25-27页 |
| 3.1.2 触发脉冲输出电路设计 | 第27-28页 |
| 3.1.3 大数据量存储模块电路设计 | 第28-29页 |
| 3.1.4 数据采集板时钟电路设计 | 第29-30页 |
| 3.1.5 多次数据采集同步电路设计 | 第30-31页 |
| 3.1.6 高速数据传输接口模块电路设计 | 第31-33页 |
| 3.2 基于FPGA的采集数据处理设计 | 第33-39页 |
| 3.2.1 数据采集底板采集数据处理设计 | 第33-35页 |
| 3.2.2 数据采集子板采集数据处理设计 | 第35-39页 |
| 3.3 基于FPGA的PCIe接口设计 | 第39-46页 |
| 3.3.1 PCIeIP模块设计 | 第41页 |
| 3.3.2 PCIe配置模块设计 | 第41-42页 |
| 3.3.3 PCIe应用层模块设计 | 第42-46页 |
| 3.4 基于FPGA的LAN接口设计 | 第46-48页 |
| 3.4.1 FPGA内部LAN接口总体设计 | 第46-47页 |
| 3.4.2 接收和发送引擎模块设计 | 第47-48页 |
| 3.5 本章小结 | 第48-49页 |
| 第四章 数据采集模块驱动程序设计 | 第49-59页 |
| 4.1 计算机对数据采集控制的实现 | 第49-51页 |
| 4.1.1 数据采集控制流程及端口控制字 | 第49-51页 |
| 4.1.2 数据采集控制程序主要子函数设计 | 第51页 |
| 4.2 基于WinDriver的PCIe驱动程序设计 | 第51-54页 |
| 4.2.1 PCIe驱动程序工作流程 | 第52-54页 |
| 4.2.2 PCIe驱动程序的主要子函数说明 | 第54页 |
| 4.3 基于Winpcap的LAN驱动程序设计 | 第54-58页 |
| 4.3.1 LAN驱动程序工作流程 | 第55-57页 |
| 4.3.2 Winpcap主要数据包结构和函数 | 第57-58页 |
| 4.4 本章小结 | 第58-59页 |
| 第五章 系统测试 | 第59-69页 |
| 5.1 数据采集通道测试 | 第60-61页 |
| 5.2 数据处理功能测试 | 第61-63页 |
| 5.3 触发脉冲输出测试 | 第63-65页 |
| 5.4 PCIe接口性能测试 | 第65-66页 |
| 5.5 LAN接口性能测试 | 第66-68页 |
| 5.6 本章小结 | 第68-69页 |
| 第六章 结论与展望 | 第69-70页 |
| 致谢 | 第70-71页 |
| 参考文献 | 第71-73页 |
| 攻读硕士期间取得的学习成果 | 第73页 |