相关、对称FIR算法的并行化设计及硬件实现
| 摘要 | 第4-6页 |
| Abstract | 第6-7页 |
| 1 绪论 | 第12-20页 |
| 1.1 可重构处理器 | 第12-13页 |
| 1.2 数字信号处理算法的硬件设计 | 第13-16页 |
| 1.2.1 FIR算法 | 第13-15页 |
| 1.2.2 互相关算法 | 第15-16页 |
| 1.2.3 自相关算法 | 第16页 |
| 1.3 芯片验证技术 | 第16-19页 |
| 1.3.1 验证语言的发展 | 第17页 |
| 1.3.2 验证结构的发展 | 第17-18页 |
| 1.3.3 高级验证方法学 | 第18-19页 |
| 1.4 论文主要工作及结构 | 第19页 |
| 1.5 论文课题来源 | 第19-20页 |
| 2 可重构专用处理器架构 | 第20-26页 |
| 2.1 异构多核SoC系统架构 | 第20页 |
| 2.2 RASP核内部架构 | 第20-22页 |
| 2.3 重构操作详细流程 | 第22-24页 |
| 2.4 重构控制器 | 第24-25页 |
| 2.5 本章小结 | 第25-26页 |
| 3 相关、对称FIR算法的并行设计实现 | 第26-53页 |
| 3.1 技术协议及分析 | 第26-27页 |
| 3.1.1 技术指标 | 第26页 |
| 3.1.2 设计方案 | 第26-27页 |
| 3.1.3 设计难点 | 第27页 |
| 3.2 乘累加器设计 | 第27-30页 |
| 3.3 自相关算法并行设计 | 第30-38页 |
| 3.3.1 算法简介 | 第30页 |
| 3.3.2 算法并行设计 | 第30-32页 |
| 3.3.3 基于RASP核的硬件设计方案 | 第32-36页 |
| 3.3.4 仿真波形及结果分析 | 第36-38页 |
| 3.4 互相关算法并行设计 | 第38-45页 |
| 3.4.1 算法简介 | 第38-39页 |
| 3.4.2 算法并行设计 | 第39-40页 |
| 3.4.3 基于RASP核的硬件设计方案 | 第40-43页 |
| 3.4.4 仿真波形及结果分析 | 第43-45页 |
| 3.5 对称FIR算法并行设计 | 第45-51页 |
| 3.5.1 算法简介 | 第45页 |
| 3.5.2 算法并行设计 | 第45-48页 |
| 3.5.3 基于RASP核的硬件设计方案 | 第48-49页 |
| 3.5.4 仿真波形及结果分析 | 第49-51页 |
| 3.6 本章小结 | 第51-53页 |
| 4 基于三类测试平台的功能验证 | 第53-66页 |
| 4.1 基于传统测试平台的功能验证 | 第53-57页 |
| 4.1.1 测试环境描述 | 第53-54页 |
| 4.1.2 测试内容 | 第54-57页 |
| 4.2 原型FPGA芯片验证 | 第57-61页 |
| 4.2.1 FPGA验证平台介绍 | 第58-59页 |
| 4.2.2 平台测试方法 | 第59-60页 |
| 4.2.3 测试内容 | 第60-61页 |
| 4.3 基于UVM平台的功能验证 | 第61-65页 |
| 4.3.1 平台介绍 | 第61-62页 |
| 4.3.2 代码图示 | 第62-64页 |
| 4.3.3 覆盖率分析 | 第64-65页 |
| 4.4 本章小结 | 第65-66页 |
| 5 总结与展望 | 第66-68页 |
| 5.1 工作总结 | 第66页 |
| 5.2 工作展望 | 第66-68页 |
| 参考文献 | 第68-75页 |
| 攻读硕士学位期间发表论文和取得的成果 | 第75-76页 |
| 致谢 | 第76-77页 |
