高速宽带跳频系统基带处理模块的设计与实现
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-13页 |
| 1.1 课题背景及研究的目的和意义 | 第8-9页 |
| 1.2 跳频通信的发展概况 | 第9-10页 |
| 1.3 跳频通信的现状与未来 | 第10-12页 |
| 1.4 本文的主要研究内容及结构安排 | 第12-13页 |
| 第2章 跳频通信的基本理论 | 第13-25页 |
| 2.1 扩频通信的基本概念 | 第13-15页 |
| 2.1.1 扩频通信理论基础 | 第13-14页 |
| 2.1.2 扩频系统的分类 | 第14-15页 |
| 2.2 跳频通信 | 第15-21页 |
| 2.2.1 跳频系统的基本结构 | 第15-16页 |
| 2.2.2 跳频系统的频谱结构 | 第16-17页 |
| 2.2.3 跳频载波的产生 | 第17-19页 |
| 2.2.4 频率合成器 | 第19-21页 |
| 2.3 跳频同步原理 | 第21-23页 |
| 2.3.1 同步捕获 | 第21-22页 |
| 2.3.2 同步跟踪 | 第22-23页 |
| 2.4 软件无线电技术 | 第23-24页 |
| 2.5 本章小结 | 第24-25页 |
| 第3章 跳频系统硬件平台的设计与调试 | 第25-49页 |
| 3.1 基带处理平台结构概述 | 第25-26页 |
| 3.2 电源模块 | 第26-28页 |
| 3.3 VIRT EX- 5 系列 FPGA | 第28-32页 |
| 3.3.1 V5 系列 FPGA 的特性和资源 | 第28-30页 |
| 3.3.2 FPGA 的配置与调试 | 第30-32页 |
| 3.4 重要芯片的说明与配置 | 第32-47页 |
| 3.4.1 时钟与时钟芯片 | 第32-39页 |
| 3.4.2 直接数字合成芯片(DDS) | 第39-45页 |
| 3.4.3 ADC 芯片与 DAC 芯片 | 第45-47页 |
| 3.5 本章小结 | 第47-49页 |
| 第4章 跳频系统基带处理单元的设计与实现 | 第49-69页 |
| 4.1 系统的整体方案设计 | 第49-51页 |
| 4.2 系统的具体参数 | 第51-52页 |
| 4.3 跳频同步 | 第52-61页 |
| 4.3.1 系统的同步捕获 | 第53-57页 |
| 4.3.2 系统的同步跟踪 | 第57-61页 |
| 4.4 DPSK 调制与解调 | 第61-68页 |
| 4.4.1 DPSK 调制 | 第61-62页 |
| 4.4.2 DPSK 解调 | 第62-68页 |
| 4.5 本章小结 | 第68-69页 |
| 结论 | 第69-70页 |
| 参考文献 | 第70-75页 |
| 致谢 | 第75页 |
