| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第一章 绪论 | 第7-11页 |
| 1.1 技术背景 | 第7页 |
| 1.2 IEEE1394 总线与 USB 总线的对比 | 第7-8页 |
| 1.3 IEEE1394 串行总线的特点 | 第8页 |
| 1.4 本文主要内容安排 | 第8-11页 |
| 第二章 IEEE1394 协议介绍 | 第11-23页 |
| 2.1 协议层次 | 第11-13页 |
| 2.1.1 总线管理层 | 第11-12页 |
| 2.1.2 事务层 | 第12页 |
| 2.1.3 链路层 | 第12-13页 |
| 2.1.4 物理层 | 第13页 |
| 2.2 通信模型 | 第13-14页 |
| 2.2.1 异步传输 | 第13-14页 |
| 2.2.2 等时传输 | 第14页 |
| 2.3 链路层数据包 | 第14-22页 |
| 2.3.1 异步数据包 | 第14-18页 |
| 2.3.2 等时数据包 | 第18-19页 |
| 2.3.3 异步数据流包 | 第19页 |
| 2.3.4 确认数据包 | 第19-20页 |
| 2.3.5 物理层数据包 | 第20-22页 |
| 2.4 本章小结 | 第22-23页 |
| 第三章 链路核的设计实现 | 第23-67页 |
| 3.1 链路核的结构 | 第23-24页 |
| 3.2 链路核的 RTL 总体设计 | 第24-31页 |
| 3.2.1 链路核的模块划分 | 第24-26页 |
| 3.2.2 发送数据包的整体描述 | 第26-29页 |
| 3.2.3 接收数据包的整体描述 | 第29-31页 |
| 3.3 链路核各模块的实现 | 第31-65页 |
| 3.3.1 链路核控制模块 | 第31-36页 |
| 3.3.2 发送模块 | 第36-44页 |
| 3.3.3 接收模块 | 第44-47页 |
| 3.3.4 PHY 接口模块 | 第47-49页 |
| 3.3.5 Link_Gen 模块 | 第49-52页 |
| 3.3.6 Link_Req 模块 | 第52-57页 |
| 3.3.7 DataShift 模块 | 第57-60页 |
| 3.3.8 PhySts 模块 | 第60-62页 |
| 3.3.9 循环计时器模块 | 第62-63页 |
| 3.3.10 Crc 校验模块 | 第63-64页 |
| 3.3.11 数据选通模块 | 第64-65页 |
| 3.4 本章小结 | 第65-67页 |
| 第四章 链路核的验证 | 第67-77页 |
| 4.1 验证概述 | 第67-70页 |
| 4.1.1 验证流程 | 第67-68页 |
| 4.1.2 验证平台 | 第68-69页 |
| 4.1.3 验证环境 | 第69-70页 |
| 4.2 发送数据包的验证 | 第70-73页 |
| 4.2.1 异步包的发送 | 第70-72页 |
| 4.2.2 等时包的发送 | 第72页 |
| 4.2.3 循环起始包的发送 | 第72-73页 |
| 4.2.4 确认包的发送 | 第73页 |
| 4.3 接收数据包的验证 | 第73-76页 |
| 4.3.1 异步包的接收 | 第74-75页 |
| 4.3.2 等时包的接收 | 第75页 |
| 4.3.3 循环起始包的接收 | 第75页 |
| 4.3.4 确认包的接收 | 第75-76页 |
| 4.3.5 物理层包的接收 | 第76页 |
| 4.4 本章小结 | 第76-77页 |
| 第五章 总结与展望 | 第77-79页 |
| 致谢 | 第79-81页 |
| 参考文献 | 第81-83页 |