| 内容摘要 | 第3-4页 |
| Abstract | 第4页 |
| 目录 | 第5-7页 |
| 第一章 绪论 | 第7-10页 |
| 1.1 高速、高精度DAC误差匹配矫正技术的研究背景 | 第7-8页 |
| 1.2 论文主要研究工作 | 第8页 |
| 1.3 论文框架 | 第8-9页 |
| 1.4 本章小结 | 第9-10页 |
| 第二章 电流舵型DAC及其匹配误差分析 | 第10-21页 |
| 2.1 电流舵DAC转换器的结构和原理 | 第10-12页 |
| 2.1.1 电流舵DAC结构 | 第10-11页 |
| 2.1.2 电流舵DAC的工作原理 | 第11-12页 |
| 2.2 电流舵型DAC匹配误差分析 | 第12-15页 |
| 2.2.1 随机误差 | 第12-13页 |
| 2.2.2 系统误差 | 第13-15页 |
| 2.3 电流源匹配误差对电流舵型DAC性能的影响 | 第15-20页 |
| 2.3.1 电流源匹配误差对非线性误差的影响 | 第15-17页 |
| 2.3.2 电流源匹配误差对SFDR的影响 | 第17-20页 |
| 2.4 本章小结 | 第20-21页 |
| 第三章 电流舵DAC匹配误差校准方法 | 第21-31页 |
| 3.1 动态器件匹配 | 第21-23页 |
| 3.2 开启顺序调整 | 第23-25页 |
| 3.3 电流源校准 | 第25-30页 |
| 3.3.1 基于浮栅MOSFET的电流源校准技术 | 第26-28页 |
| 3.3.2 串行电流源电流校准技术 | 第28-30页 |
| 3.4 本章小结 | 第30-31页 |
| 第四章 校准方案和校准电路 | 第31-47页 |
| 4.1 校准方案 | 第31-34页 |
| 4.2 数字校准控制模块 | 第34-47页 |
| 4.2.1 随机时钟发生模块 | 第35-42页 |
| 4.2.2 校准时钟频率及C_(hold)的选择优化 | 第42-43页 |
| 4.2.3 异步时钟域同步 | 第43-44页 |
| 4.2.4 校准过程 | 第44-47页 |
| 第五章 结束语 | 第47-53页 |
| 5.1 校准模块综合及版图实现 | 第47-50页 |
| 5.2 校准结果 | 第50-52页 |
| 5.3 总结与展望 | 第52-53页 |
| 致谢 | 第53-54页 |
| 参考文献 | 第54-56页 |