首页--工业技术论文--无线电电子学、电信技术论文--通信论文--数据通信论文--数据传输技术论文

高性能MIMO检测器的研究与VLSI实现

目录第3-6页
摘要第6-7页
Abstract第7-8页
第一章 引言第9-14页
    1.1 研究背景与意义第9-10页
        1.1.1 研究背景第9页
        1.1.2 研究意义第9-10页
    1.2 国内外研究状况第10-11页
    1.3 论文的主要工作和创新点第11-12页
    1.4 论文组织结构第12-14页
第二章 MIMO无线系统理论基础第14-28页
    2.1 MIMO系统模型和容量第14-17页
        2.1.1 MIMO系统模型第14-16页
        2.1.2 MIMO信道容量第16-17页
    2.2 空时信号处理第17-18页
        2.2.1 分集系统第17页
        2.2.2 复用系统第17-18页
    2.3 传统的MIMO检测算法第18-26页
        2.3.1 ML检测第18-20页
        2.3.2 线性检测第20-22页
        2.3.3 干扰消除检测第22-24页
        2.3.4 检测算法的性能分析和比较第24-26页
    2.4 本章小结第26-28页
第三章 MIMO检测算法的研究与优化第28-68页
    3.1 树搜索检测第28-35页
        3.1.1 树结构生成第28-30页
        3.1.2 深度优先检测第30-32页
        3.1.3 度量值优先检测第32-33页
        3.1.4 广度优先检测第33-35页
    3.2 复数域枚举的K-Best检测算法第35-48页
        3.2.1 复数域枚举方法第36-45页
        3.2.2 欧几里得距离计算方法优化第45-46页
        3.2.3 算法复杂度分析及仿真结果第46-48页
    3.3 格缩减辅助的MIMO检测第48-55页
        3.3.1 格缩减技术第48-50页
        3.3.2 格缩减辅助检测第50-53页
        3.3.3 检测算法性能分析第53-55页
    3.4 格缩减算法优化和组合量化误差校正方法第55-66页
        3.4.1 格缩减算法优化第55-58页
        3.4.2 多种LLL算法的分析与比较第58-61页
        3.4.3 组合量化误差校正方法第61-63页
        3.4.4 量化校正方法仿真结果与分析第63-66页
    3.5 本章小结第66-68页
第四章 可配置的K-best MIMO检测器的电路设计第68-88页
    4.1 总体结构第68-71页
        4.1.1 总体结构框图与引脚定义第68-70页
        4.1.2 MIMO检测核心模块结构框图第70-71页
    4.2 MIMO检测核心模块电路设计第71-83页
        4.2.1 FC模块第71-72页
        4.2.2 NC模块第72-73页
        4.2.3 NCS模块第73-74页
        4.2.4 TLU模块第74-75页
        4.2.5 NPED模块第75页
        4.2.6 LSC模块第75-76页
        4.2.7 COMP模块第76-77页
        4.2.8 K_child模块第77-78页
        4.2.9 FC_sort模块第78-79页
        4.2.10 NC_sort模块第79-80页
        4.2.11 数据输入时序第80-81页
        4.2.12 门控时钟划分第81-83页
        4.2.13 参数定点化第83页
    4.3 其余模块电路设计第83-87页
        4.3.1 存储单元模块第84页
        4.3.2 地址和控制信号产生第84-87页
    4.4 本章小结第87-88页
第五章 FPGA验证与ASIC实现第88-94页
    5.1 FPGA验证第88-90页
    5.2 ASIC实现及结果第90-92页
    5.3 本章小结第92-94页
第六章 总结和展望第94-96页
    6.1 总结第94-95页
    6.2 展望第95-96页
参考文献第96-100页
硕士期间发表的论文第100-101页
致谢第101-102页

论文共102页,点击 下载论文
上一篇:一种双端通话检测算法中噪音阈值自动更新的方法
下一篇:用于高性能电流舵型DAC的数字校准模块研究