| 摘要 | 第3-4页 |
| ABSTRACT | 第4-5页 |
| 1 绪论 | 第8-11页 |
| 1.1 引言 | 第8页 |
| 1.2 课题研究背景 | 第8-9页 |
| 1.3 时间统一系统的组成 | 第9-10页 |
| 1.4 论文的主要内容及结构安排 | 第10-11页 |
| 2 授时基本原理与总体设计方案 | 第11-28页 |
| 2.1 授时系统概述 | 第11-20页 |
| 2.1.1 几种授时方式的比较 | 第11-15页 |
| 2.1.2 GPS 卫星授时和北斗卫星授时的理论基础 | 第15-20页 |
| 2.2 IRIG-B 技术的概述 | 第20-26页 |
| 2.2.1 IRIG 时码技术的发展历史 | 第20页 |
| 2.2.2 IRIG 时码格式简介 | 第20-22页 |
| 2.2.3 IRIG-B 时码格式及特点 | 第22-26页 |
| 2.3 系统总体设计方案 | 第26-27页 |
| 2.4 本章小结 | 第27-28页 |
| 3 系统硬件简介 | 第28-41页 |
| 3.1 主要功能和技术指标 | 第28页 |
| 3.2 GPS 接收模块 | 第28-31页 |
| 3.2.1 GPS 接收模块的选型 | 第28-30页 |
| 3.2.2 GPS 接收芯片输出数据格式 | 第30-31页 |
| 3.3 晶振时钟与卫星时钟的同步 | 第31-34页 |
| 3.3.1 晶振时钟与卫星时钟的同步 | 第31-32页 |
| 3.3.2 晶振时钟的选型及频率校正设计框架 | 第32-34页 |
| 3.4 FPGA 及其外围电路的设计 | 第34-37页 |
| 3.4.1 FPGA 芯片选型 | 第34-35页 |
| 3.4.2 FPGA 外围电路设计 | 第35-37页 |
| 3.5 电路板设计 | 第37-40页 |
| 3.5.1 CPCI 总板卡 | 第37-38页 |
| 3.5.2 多层板设计注意事项 | 第38-40页 |
| 3.6 本章小结 | 第40-41页 |
| 4 系统软件设计及实现 | 第41-60页 |
| 4.1 基于 FPGA 的 IRIG-B 码编码程序的实现 | 第41-49页 |
| 4.1.1 FPGA 开发环境 | 第41页 |
| 4.1.2 IRIG-B(DC)编码电路的程序实现 | 第41-49页 |
| 4.2 基于 VC++的 MFC 测试软件的实现 | 第49-58页 |
| 4.2.1 VC++可视化编程环境配置以及 MFC 基本知识介绍 | 第49-51页 |
| 4.2.2 测试软件设计 | 第51-58页 |
| 4.3 整体测试结果 | 第58-59页 |
| 4.4 本章小结 | 第59-60页 |
| 5 总结与展望 | 第60-61页 |
| 致谢 | 第61-62页 |
| 参考文献 | 第62-65页 |
| 附录 | 第65页 |
