| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第12-13页 |
| 缩略语对照表 | 第13-16页 |
| 第一章 绪论 | 第16-22页 |
| 1.1 研究背景 | 第16页 |
| 1.2 国内外研究现状 | 第16-17页 |
| 1.3 芯片设计流程与IP核标准化 | 第17-19页 |
| 1.4 改善性能的方法与性能指标 | 第19页 |
| 1.5 论文的章节安排 | 第19-22页 |
| 第二章 PWM IP核的设计 | 第22-42页 |
| 2.1 APB总线和接口 | 第22-26页 |
| 2.2 PWM寄存器设计 | 第26-27页 |
| 2.3 PWM IP核的整体架构与设计 | 第27-40页 |
| 2.3.1 时钟分频与计数模块的设计 | 第29-34页 |
| 2.3.2 输出比较模块的设计 | 第34-36页 |
| 2.3.3 死区逻辑插入模块的设计 | 第36-38页 |
| 2.3.4 中断触发模块的设计 | 第38-39页 |
| 2.3.5 输出控制模块设计 | 第39页 |
| 2.3.6 ADC触发模块的设计 | 第39-40页 |
| 2.4 PWM核在工业控制芯片RSC101中接口和应用方式 | 第40-41页 |
| 2.5 本章小结 | 第41-42页 |
| 第三章 PWM IP核的逻辑综合及DFT | 第42-58页 |
| 3.1 逻辑综合的流程 | 第42-44页 |
| 3.2 PWM IP核的逻辑综合 | 第44-52页 |
| 3.2.1 设定库文件 | 第44-45页 |
| 3.2.2 设计环境定义 | 第45-46页 |
| 3.2.3 设计约束定义 | 第46-49页 |
| 3.2.4 综合策略选择与优化设计 | 第49-52页 |
| 3.3 PWM IP核的DFT | 第52-56页 |
| 3.3.1 测试电路的设计 | 第52-54页 |
| 3.3.2 测试模式的生成 | 第54页 |
| 3.3.3 PWM IP核的DFT | 第54-56页 |
| 3.4 本章小结 | 第56-58页 |
| 第四章 PWM IP核的STA分析和低功耗分析 | 第58-70页 |
| 4.1 PWM IP核的STA分析 | 第58-62页 |
| 4.1.1 STA分析流程 | 第58-60页 |
| 4.1.2 PWM IP核的STA分析 | 第60-62页 |
| 4.2 PWM IP核的低功耗设计与功耗分析 | 第62-68页 |
| 4.2.1 PWM IP核的低功耗设计 | 第63-65页 |
| 4.2.2 PWM IP核的功耗分析 | 第65-68页 |
| 4.3 本章小结 | 第68-70页 |
| 第五章 PWM IP核的功能验证和形式验证 | 第70-88页 |
| 5.1 功能验证基础 | 第71-72页 |
| 5.1.1 功能验证流程 | 第71页 |
| 5.1.2 功能验证搭建 | 第71-72页 |
| 5.2 PWM IP核的验证 | 第72-84页 |
| 5.2.1 模块级验证 | 第72-83页 |
| 5.2.2 芯片级验证 | 第83页 |
| 5.2.3 门级仿真 | 第83-84页 |
| 5.3 形式验证 | 第84-87页 |
| 5.3.1 形式验证基础 | 第84-85页 |
| 5.3.2 PWM IP核的形式验证 | 第85-87页 |
| 5.4 本章小结 | 第87-88页 |
| 第六章 总结与展望 | 第88-90页 |
| 6.1 总结 | 第88-89页 |
| 6.2 展望 | 第89-90页 |
| 参考文献 | 第90-92页 |
| 致谢 | 第92-94页 |
| 作者简介 | 第94-95页 |